Импульсная помехоустойчивость

Cтраница 1

Импульсная помехоустойчивость растет, если длительность входных импульсов помехи меньше, чем среднее время задержки распространения сигнала в микросхеме. [1]

Что касается импульсной помехоустойчивости, то для того, чтобы возник сбой, величина импульсной помехи, как правило, должна быть больше, чем статической. Тем не менее, именно под действием импульсных помех чаще всего происходят сбои логических устройств на ИС. Это вызвано тем, что резкое увеличение плотности монтажа при переходе на ИС привело к увеличению емкостных и индуктивных связей между проводниками. Уменьшение ширины токоведущих дорожек на печатной плате привело к увеличению их сопротивления, что также способствует снижению помехоустойчивости. [2]

Для повышения импульсной помехоустойчивости необходимо рационально конструировать линии связи между ИС и экранировать отдельные блоки или устройства в целом. [3]

Схема элемента выдержки времени. [4]

Конденсатор С1 обеспечивает импульсную помехоустойчивость элемента времени - предотвращает возможное открывание транзистора VT под воздействием импульсной помехи. Сигнал UgXO 0 служит для уменьшения или снятия выдержки гв. [5]

Схема элемента выдержки времени. [6]

Конденсатор С / обеспечивает импульсную помехоустойчивость элемента времени - предотвращает возможное открывание транзистора VT под воздействием импульсной помехи. [7]

С быстродействием тесно связано понятие динамической ( импульсной помехоустойчивости. [8]

Увеличение числа внутренних связей, расположенных на расстоянии долей микрона друг от друга, существенно затрудняет борьбу с наводками. Отчасти проблема импульсной помехоустойчивости сложнофункцио-нальных интегральных схем решается созданием элементов булевой логики, соединенных в матричных и комбинационных больших интегральных схемах с помощью оптоэлектронных связей, имеющих наибольшую величину взаимной электрической развязки. В настоящее время ряд фирм ( Plessey, IBM, RCA) ведут интенсивные разработки в этом направлении для построения много-входовых процессоров и интегральных схем ввода - вывода информации в ЦВМ. [9]

Сн, длительность передачи сигналов по проводникам в БМЦУ можно не учитывать, так как величина Сн задается при расчете элементов БИЛС. Однако здесь должно быть учтено второе обстоятельство, определяющее работоспособность выбранной системы элементов БИЛС в реальном устройстве, а именно, импульсная помехоустойчивость. [10]

Соотношения (7.2) и (7.3) определяют как максимально допустимые постоянные напряжения помех, так и амплитуды импульсных помех большой длительности. Если длительность импульса помехи уменьшается настолько, что становится меньше времени переключения ЛЭ, то допустимая амплитуда импульсной помехи возрастает. Следовательно, импульсная помехоустойчивость может быть выше статической. [11]

Зависимость допустимой динамической помехи от ее длительности. [12]

Однако s линиях связи и логических цепях, составленных из ряда работающих друг на друга микросхем, могут возникать импульсные помехи. Допустимая импульсная помеха зависит от ее длительности. Из графика зависимости УПОМ ( ТПППМ) для микросхемы типа 155ЛАЗ ( рис. 2.13) видно, что при длительности импульса 15 не допустимое значение импульсной положительной помехи может достигать 2 В. Импульсная помехоустойчивость практически зависит не от напряжения питания, а от числа нагрузок Краз и коэффициента объединения по ИЛИ Коб. [13]

В первый момент ток через стабилитрон и напряжение на нижнем входе микросхемы DXUснижаются практически до нуля, чем обеспечивается временное запоминание импульса разностной длительности. Переключение DU4 и DU5 обеспечивает появление дискретного выходного сигнала / вь х Еп. После перезаряда конденсатора С2 до напряжения, при котором напряжение на нижнем входа DXU восстанавливается до большего ( EJ2), запоминание импульса С /, прекращается. Диод VD3 закрывается, и начинается разряд конденсатора СЗ ( через входное сопротивление инвертора DU4 и резистор R3) с постоянной времени, обеспечивающей задержку t3 ЕП 12 его переключения в исходное состояние ( отпускание) на время, достаточное для поступления очередного импульса, чем обеспечивается потенциальность выходного сигнала С / вых. Он обеспечивает импульсную помехоустойчивость ЭС, предотвращая возможное неправильное ( ложное) формирование выходного дискретного потенциального сигнала под воздействием случайной импульсной помехи. [14]

Зависимость допустимой динамической помехи от ее длительности. [15]

Страницы: 1 2