Буфер - данные
Cтраница 1
Буфер данных состоит из восьми двунаправленных схем, каждая из которых имеет на выходе состояние Выключено и предназначена для сопряжения устройства ПДП с шиной данных МП. При программировании загрузка регистра адреса, регистра числа циклов или регистра установки режимов осуществляется из ЦП через шину данных за два командных цикла. [1]
Буфер данных состоит из восьми двунаправленных схем, каждая из которых имеет на выходе состояние Выключено и предназначена для сопряжения устройства ПДП с шиной данных МП, При программировании загрузка регистра адреса, регистра числа циклов или регистра установки режимов осуществляется из ЦП через шину данных за два командных цикла. [2]
 |
Принцип двунаправленной, rj днных и алпеоа поелостав-передачи между внутренней и внеш - шин Данных и адреса., предосгав ней шинами данных ляя их в распоряжение внешних. [3] |
Буферы данных и буферы адреса обеспечивают связь центрального процессора с внешними шинами данных и адреса. Особенность буферов состоит в том, что в каждом разряде они используют логические элементы с тремя состо-яниями. [4]
Буфер данных БД вместе со схемой управления обменом по ШД D7 - DO обеспечивает прием управляющих слов ( команд) в контроллер при программировании, а также выдачу состояний регистров контроллера и информации об адресе подпрограммы. Регистр запросов прерываний РЗП служит для запоминания всех запросов от ВУ по входам IR7 - IRO. Регистр масок прерываний РМП хранит маску, с помощью которой можно запретить обслуживание запросов по любому входу. Схема сравнения приоритетов СхСПр выбирает запрос с наибольшим приоритетом среди вновь поступивших и уже обслуживаемых запросов. [5]
Буфер данных селекторного канала ( рис. 6.2) обеспечивает буферизацию пяти байт данных между оперативной памятью и линиями интерфейса и служит местной памятью канала во время передачи данных. Он состоит из пяти однобайтовых - регистров РФО-РФ4, которые управляются системой импульсов стробирова-ния и сброса, вырабатываемых схемой управления ( рис. 6.3) буфера, входящей в состав буфера данных. [6]
 |
Структура микропроцессора с фиксированным набором команд. [7] |
Через буфер данных и магистраль D поступают данные из МП. Таким образом, буфер данных осуществляет передачу информации в одном из двух возможных направлений, выбор которого определяется сигналами из устройства управления. Счетчик команд организует последовательность выполнения команд рабочей программы, хранящейся в памяти программы. [8]
Информация с буферов данных для длительного хранения может переноситься в БД. При этом каждая запись идентифицируется пятисимвольным именем. Пользователю предоставляется возможность занести в специальное поле записи в БД любую справочную информацию. [9]
Признаки состояния буфера данных ПОЛНЫЙ ( ПУСТОЙ) используются при микропрограммной модификации счетчика байт РСЧ, если от УВУ поступил конечный сигнал УПР-А ( КУПР-А) и не все байты данных из буфера переданы в УВУ. [10]
 |
Алгоритм выполнения МПРС. г-начало. [11] |
КСК в буфере данных и записывается в регистр счетчика байт для последующей записи в ССК. [12]
 |
Граница зацепления ( ТГР. [13] |
КСК передаются в буфер данных. Триггер ТГР остается в единичном состоянии до тех пор, пока последний байт данных, переданный в буфер при указанных выше условиях не будет принят УВУ. [14]
Адрес ВУ через буфер данных выдается на ШИН-К и устанавливается триггер ТАДР-К, что приводит к установке в следующем машинном такте триггера ТВБР-К. [15]
Страницы: 1 2 3 4