Построение - дешифратор
Cтраница 1
Построение дешифратора на большее число выходов, чем 16, качественно не отличается от рассмотренного. [1]
Построение дешифраторов, исправляющих двоичные коды, рассмотрим для. Структуры дешифраторов принимаем пирамидальную и матричную; первая строится на контактных реле, вторая - на диодах. [2]
Для построения дешифраторов используются известные методы, применяемые при проектировании элементов ЭВМ, с учетом параметров питания зна-косинтезирующих индикаторов. [3]
Для построения экономичных дешифраторов применим разбивку символов переменных отдельных слагаемых на группы. [4]
 |
Принципиальная электрическая схема матричного дешифратора. [5] |
Организация построения дешифраторов на элементах различных комплексов определяется тем, какие логические функции выполняют входящие в комплекс схемы. [6]
 |
Пирамидальный дешифратор. [7] |
Метод построения дешифратора зависит от требований к нему и элементной базы. [8]
 |
Матричный дешифратор при п 3 и его условное обозначение.| Каскадный девшфратор на двувходовых элементах при. [9] |
При каскадном построении дешифратора дешифрируемое слово разбивается на несколько подслов, представляющих участки данного слова. [10]
При матричном построении дешифратора для него требуется большое количество диодов, определяемое по формуле N п - 2п, где га - количество входов дешифратора. Это является существенным недостатком схемы, так как при относительно большом по емкости дешифраторе величина эквивалентного шунтирующего сопротивления становится весьма малой величиной. [11]
Рассмотрим принцип построения дешифратора, предназначенного для дешифрации цифры номера абонента, записанного в двоичной ( бинарной) системе счисления в десятичную систему, по которой ведется счет выбираемых объектов в соответствии с присвоенными им номерами. [12]
Применение алгоритма построения дешифраторов в виде двухполюсной диодной сетки, предлагаемого в § 12, к этим исполнительным элементам дает еще больший эффект экономии диодов и сопротивлений. Дополнительная экономия получается в результате того, что, в отличие от применяемых ныне схем, исполнительные элементы включаются непосредственно в состав структуры, а не присоединяются просто к выходу матричного диодного дешифратора. В связи с этим сокращается количество диодов в схеме. [13]
Рассмотрим логику построения дешифратора. Однако сигнал на схему И от первого триггера будет поступать при записи всех нечетных чисел, поэтому необходимо запретить прохождение сигнала через первую схему И в случае наличия единиц в любом другом, более высоком разряде. [14]
Рассмотрим некоторые вопросы построения дешифраторов на ЭПЛ. [15]
Страницы: 1 2 3 4 5