Построение - дешифратор
Cтраница 3
Повышение быстродействия ОЗУ может быть получено при построении дешифраторов на диодах. В этих дешифраторах практически отсутствуют помехи в невыбранных шинах и значительно уменьшена паразитная индуктивность. Это наряду с малым временем включения ( единицы наносекунд) и небольшим прямым сопротивлением диодов позволяет получить высокое быстродействие ( от 0 5 до 1 0 мкс) и малые искажения импульсов тока возбуждения. [31]
 |
Варианты функционального обозначения дешифратора. [32] |
С увеличением числа входов ( разрядности) усложняется построение дешифраторов за счет множества соединений. Поэтому линейные дешифраторы строят не более чем на 3 - 5 входов. [33]
Из анализа табл. 7.2 видно, что для построения дешифратора с максимальным быстродействием наиболее эффективен вариант 4, имеющий тд Step, на 13 % меньше корпусов и на 24 % меньше мощность, чем у варианта 1, где применена одноступенчатая линейная схема. Минимальные аппаратурные и мощностные затраты обеспечивает вариант 3 - прямоугольный дешифратор, имеющий в 2, 4 раза меньше корпусов, чем дешифратор по варианту 4, и среднее быстродействие, равное 5 тср. Кажущийся на первый взгляд наиболее целесообразным в реализации линейный дешифратор с М 8 на элементах 8И - НЕ с учетом конкретных параметров интегральных схем оказался самым неэкономичным по количеству корпусов ИС и потребляющим большую мощность. [34]
 |
Логическая схема прямоугольного двухступенчатого дешифратора. [35] |
Из этой системы уравнений следует, что для построения дешифратора, преобразующего га-разрядный двоичный код, необходимо иметь т электронных логических элементов И с га-входами каждый. [36]
Среди многоступенчатых схем можно выделить прямоугольные ( матричные) и пирамидальные схемы построения дешифраторов. [37]
Метод словарной организации выборки применим только в БИС с небольшим количеством ЗЭ, что обусловлено сложностью построения дешифратора с числом выходов, равным числу ЗЭ. Матричный метод предусматривает построение накопителя в виде квадратной матрицы из ЗЭ и использование двух дешифраторов для выбора столбца и строк. [38]
Нетрудно понять, что самым экономным ( с точки зрения необходимого числа совпадений) является такой способ построения дешифратора, при котором число переменных в дешифраторе разбивается каждый раз на два равных слагаемых или на два слагаемых, отличающихся друг от друга на единицу. Именно такой способ построения дешифраторов мы будем называть в дальнейшем прямоугольным. Ясно, что, применяя разбиения числа п переменных на слагаемые 1 и п - 1, мы придем к описанному выше пирамидальному способу построения дешифраторов. [39]
Если система интегральных элементов имеет в своем составе схемы, реализующие функции И-НЕ и ИЛИ - НЕ, то построение дешифраторов целесообразно осуществлять путем чередования каскадов, составленных из элементов И-НЕ, с каскадами, составленными из элементов ИЛИ-НЕ. В данном случае используется то обстоятельство, что на выходе схемы ИЛИ-НЕ получается конъюнкция инверсных значений входных переменных. [40]
Функциональной особенностью схемы является наличие четвертого входа ( Q4), обеспечивающего, как и в схеме рис. 7.2, построение дешифратора на 16 выходов из двух дешифраторов на восемь выходов. [41]
 |
Структурная схема К573РФЗ. [42] |
Три старших разряда используются для программирования кода микросхемы, что позволяет осуществлять выборку одной из восьми микросхем на общую магистраль без построения дополнительного дешифратора. [43]
 |
Наращивание мультиплексора. [44] |
Этот вопрос относится к общей задаче расширения микросхем, которое заключается в использовании нескольких микросхем с небольшими индивидуальными возможностями, и применяется для построения дешифраторов, памяти, регистров сдвига, арифметически-логических и других устройств. Как видно из рис. 8.34, расширение выполняется очень просто. Здесь показано, как имея два мультиплексора на 8 входов 74LS51 построить мультиплексор на 16 входов. Конечно, в схемах имеется дополнительный адресный бит, который вы используете для выбора одного устройства или другого. На невыбранном мультиплексоре 151 выход Q поддерживается на низком уровне, что позволяет произвести объединение через вентиль ИЛИ. Если выходы имеют три состояния, то расширение производится еще проще: для этого достаточно непосредственно объединить выходы. [45]
Страницы: 1 2 3 4 5