Cтраница 2
Сумма разрядов регистра Р2 первого массива умножается на количество знаков в регистре Р1 второго массива и делится на регистр Р2 пятого массива. Результат засылается в регистр А4 первого массива. [16]
Значение разрядов регистра состояния при выполнении этой операции не изменяется. [17]
Старшинство разрядов регистра памяти коммутатора определяется ( назначается) при составлении общей ( монтажной) схемы аппаратной части системы, что затем непосредственно учитывается при разработке конкретных программ вывода информации. [18]
Значение разрядов регистра состояния лри выполнении данной команды не изменяется. [19]
Описание разрядов регистра FACR Биты 23 - 16 - Эти биты зарезервированы и не используются. При записи должны быть записаны 0, чтобы гарантировать совместимость в будущем. [20]
Схемы построения двухстрочного регистра на модулях СМСТ. [21] |
В каждый разряд регистра входят два элемента памяти П и Я2, два комбинированных логических элемента К. Если сигнал Т не подан, то запись в ячейки Я2 второй строки не может быть произведена. Лишь при подаче командного сигнала Т происходит запись в ячейки Я2 запомненного числа и одновременная выдача его на выход U, Uz... При этом не происходит записи нового числа в ячейки Ях. Регистр указанного типа строится на модулях СТ-7В. [22]
В один разряд регистра входят два элемента памяти П и / 72, два логических элемента К, два логических элемента ИЛИ и один усилительный элемент. Сдвигающий n - разрядный регистр состоит из п последовательно соединенных модулей СТ-7В. [23]
Слово состояния микропроцессора с тремя модифицируемыми битами Z, N и С. [24] |
Не все разряды регистра состояния используются микропроцессором. В неиспользуемые разряды регистра состояния обычно навсегда записываются двоичные единицы. [25]
Изменение состояния разрядов регистра, входящих в один разряд счетчика, происходит одновременно. [26]
Со всех разрядов регистра данные в прямом коде подаются на 10-входовой элемент И ( элемент б), который служит для выделения единичного состояния всех разрядов регистра. [27]
Старшие 32 разряда регистра MSR загружаются в регистр EDX, а младшие 32 разряда - в регистр ЕАХ. Процессор инкрементирует содержимое регистра MSR в каждом цикле и обнуляет его при перезагрузке. [28]
Если число разрядов регистра Rl равно п, то преобразование завершается после n - кратного выполнения сдвига. [29]
Какой из разрядов регистра состояния [ а) нулевого результата, б) переноса, в) отрицательного результата, г) все указанные разряды ] устанавливается в 1 или 0 в соответствии с результатом выполнения команды ВЫЧИТАНИЕ. [30]