Знаковый разряд - сумматор
Cтраница 1
 |
Схема делания с восстановлением остатка. [1] |
Знаковый разряд сумматора гасится. Для определения п разрядов частного выполняется п циклов. В каждом цикле в первом такте производится вычитание делителя из содержимого сумматора. [2]
Знаковые разряды сумматора SM сигналом г / 25 устанавливаются в нулевое состояние. [3]
К моменту присваивания знака округленному произведению в знаковых разрядах сумматоров хранится код 00, соответствующий положительному знаку. Если выполняется условие неравнозначности значений р3 и р4, р3р V РзР 1, то по сигналу У6 производится присваивание произведению отрицательного знака. На этом выполнение операции умножения чисел с фиксированной запятой заканчивается. [4]
Операция выполняется с помощью сдвига кода в сумматоре влево и анализа кода в знаковом разряде сумматора. Количество единиц накапливается в счетчике. При появлении в процессе сдвига в сумматоре кода нуля действие заканчивается. При отсутствии единиц в коде ( код нуля) операция не выполняется, по адресу В2 посылается код 0 и устанавливается в положение 1 индикатор НУЛЬ. [5]
 |
Схема классификации ЗУ. [6] |
Ко входам схемы А и В соответственно подключаются единичные выходы триггеров первого и второго знаковых разрядов сумматора. [7]
Если выполняется условие ръРь - - рърь, то по сигналу г / ai в знаковые разряды сумматора заносятся единицы. [8]
 |
Схема делания с восстановлением остатка. [9] |
В третьем такте производится сдвиг на один разряд влево регистра частного и сумматора и сброс знакового разряда сумматора. В ходе выполнения деления цифры частного последовательно заполняют весь регистр частного. [10]
 |
Блок деления, реализующий первый логический способ ускорения. [11] |
Структура БД, реализующего этот алгоритм, показана на рис. 292, где А - выход знакового разряда сумматора. Из рис. 292 видно, что данный способ позволяет упростить суммирующий блок за счет устранения цепей выдачи кода с регистра RGY. В случае использования первого способа деления при этом также несколько повышается быстродействие. [12]
 |
Схема выполнения циклического переноса. [13] |
Операция вычитания выполняется так же, как и сложение, только вычитаемое записывается в обратном коде - Используются знаковые разряды сумматора чисел и вы полняется сложение с циклическим переносом, состоящее в том, что если из старшего разряда выходит единица переполнения, то эта единица прибавляется в первый разряд. [14]
При выполнении вычитания с использованием обратного кода для получения правильного результата в сумматоре должна быть организована цепь циклического переноса, осуществляющего передачу единицы переноса из знакового разряда сумматора в его младший разряд. [15]
Страницы: 1 2