Знаковый разряд - сумматор
Cтраница 2
В качестве АУ для нашего автомата примем АУ, изображенное на рис. 30 ( со всеми указанными микрооперациями), дополнив его кроме потенциального сигнала обратной связи q потенциальным сигналом обратной связи р, принимающим значения, запоминаемые в знаковом разряде сумматора. [16]
По команде 26а к содержимому сумматора прибавляется число, находящееся в ячейке а. Сложение производится с циклическим переносом единицы из знакового разряда сумматора в первый его разряд. Операция 2ба предназначена для подсчета контрольных сумм при обращениях к накопителю на перфорированной и магнитной лентах. [17]
В данном устройстве для сложения используется ( n 2-разрядный накапливающий сумматор. Сумматор охвачен цепью циклического переноса, по которой сигнал переноса из старшего знакового разряда сумматора поступает на вход младшего разряда сумматора. Предполагается, что первое слагаемое хранится на сумматоре в прямом коде. [18]
По команде 2Qk сумматор сбрасывается, и в него переписывается число k, стоящее в адресной части команды. После выполнения команды 20k знак числа k из 12-го разряда перепишется в знаковые разряды сумматора, а цифровая часть числа запишется с 19-го по 29 - й разряды сумматора. Результат операции фиксируется в сумматоре в обратном коде. [19]
Сигнал У4 используется для управления цепями межразрядного переноса в накапливающем сумматоре. При У4 1 происходит суммирование кода, хранимого в сумматоре, и кода, поступающего на вход сумматора. Микрооперация У5 обеспечивает занесение значения 1 на вход п-го разряда сумматора. Микрооперация У6 используется для присваивания знаковым разрядам сумматора кода 11, представляющего отрицательный знак. При передаче У7 из регистра Pel на сумматор заносятся только цифровые разряды числа в прямом коде. При выполнении микрооперации У9 слово, хранимое на сумматоре, сдвигается на один разряд вправо. [20]
 |
Схема АЛУ для деления. [21] |
В исходном состоянии в сумматор СМ заносится делимое в модифицированном обратном коде, а в регистр делителя - делитель. Регистр суммы устанавливается в нулевое состояние. Операция начинается со сдвига делимого. Если знак остатка окажется положительным, то формируется сигнал переполнения ф и деление не производится. Если знак остатка отрицательный, то начинается последовательная выработка m цифр частного. На каждом шаге деления положительный или отрицательный делитель записывается в сумматор в модифицированном коде. Знак делителя определяется знаком остатка, находящегося в знаковом разряде сумматора на данный момент времени. Если в этом разряде стоит 1, то схема управления выдает сигнал Snp на запись положительного делителя в сумматор и делитель через п схем Яь Если же в знаковом разряде стоит 0, то выдается сигнал 50бр и в сумматор СМ через п схем Я2 с добавлением 1 в младший разряд сумматора СМ записывается отрицательный делитель. В первом и втором случаях в сумматоре производятся сложение кодов остатка и делителя и образование нового остатка. [22]
 |
Схема АЛУ для деления. [23] |
В исходном состоянии в сумматор СМ заносится делимое в модифицированном обратном коде, а в регистр делителя - делитель. Регистр суммы устанавливается в нулевое состояние. Операция начинается со сдвига делимого. Если знак остатка окажется положительным, то формируется сигнал переполнения ср и деление не производится. Если знак остатка отрицательный, то начинается последовательная выработка т цифр частного. На каждом шаге деления положительный или отрицательный делитель записывается в сумматор в модифицированном коде. Знак делителя определяется знаком остатка, находящегося в знаковом разряде сумматора на данный момент времени. Если в этом разряде стоит 1, то схема управления выдает сигнал Snp на запись положительного делителя в сумматор и делитель через п схем Яь Если же в знаковом разряде стоит 0, то выдается сигнал 5обр и в сумматор СМ через п схем И2 с добавлением 1 в младший разряд сумматора СМ записывается отрицательный делитель. В первом и втором случаях в сумматоре производятся сложение кодов остатка и делителя и образование нового остатка. [24]
Для реализации алгоритма умножения используют суммирующие схемы со сдвигами множимого или сумм частичных произведений как влево, так и вправо. Умножение может начинаться как с младшего, так и со старшего разряда множителя. При умножении n - разрядных чисел получается произведение, содержащее 2п разрядов. Так как разрядная сетка ограничена до п разрядов, то п младших разрядов теряются. Округление при прямых кодах сомножителей выполняется прибавлением 1 к старшему из отбрасываемых разрядов результата. Если при этом возникает единица переноса, то она суммируется с младшим из оставшихся разрядов произведения. В конце операции умножения знак произведения передается из сумматора знаков сомножителей в знаковый разряд сумматора. Выполнение операции умножения в прямом коде рационально только в случае хранения чисел в памяти ЭВМ в том же коде. [25]
Для реализации алгоритма умножения используются суммирующие схемы со сдвигами множимого или сумм частичных произведений как влево, так и вправо. Умножение может начинаться как с младшего, так и со старшего разряда множителя. При умножении - разрядных чисел получается произведение, содержащее 2л разрядов. Так как разрядная сетка ограничена до п разрядов, то п младших разрядов теряется. Округление при прямых кодах сомножителей выполняется прибавлением 1 к старшему из отбрасываемых разрядов результата. Если при этом возникает единица переноса, то она суммируется с младшим из оставшихся разрядов произведения. В конце операции умножения знак произведения передается из сумматора знаков сомножителей в знаковые разряды сумматора. Сигнал ф при умножении чисел всегда равен О, так как переполнения разрядной сетки при умножении чисел не бывает. [26]
Для реализации алгоритма умножения используются суммирующие схемы со сдвигами множимого или сумм частичных произведений как влево, так и вправо. Умножение может начинаться как с младшего, так и со старшего разряда множителя. При умножении n - разрядных чисел получается произведение, содержащее 2п разрядов. Так как разрядная сетка ограничена до п разрядов, то п младших разрядов теряется. Округление при прямых кодах сомножителей выполняется прибавлением 1 к старшему из отбрасываемых разрядов результата. Если при этом возникает единица переноса, то она суммируется с младшим из оставшихся разрядов произведения. В конце операции умножения знак произведения передается из сумматора знаков сомножителей в знаковые разряды сумматора. По состоянию знакового разряда произведения определяется сигнал со. Сигнал ф при умножении чисел всегда равен О, так как переполнения разрядной сетки при умножении чисел не бывает. [27]
По сигналу У1 хранимое на Рг2 значение увеличивается на единицу ( п - 2) - го разряда. Микрооперация У 5 используется для присваивания отрицательного знака коду, хранимому на сумматоре. Если У7 1 и на сумматор передается код, то происходит сложение передаваемого кода и кода, хранимого на сумматоре. При выполнении микрооперации У8: См: См - f - 2 - - производится увеличение хранимого на сумматоре значения на единицу n - го разряда. Поскольку сумма частичных произведений может иметь отрицательное значение, представляемое в обратном коде, то при сдвиге обратного кода в старшие разряды вводятся единичные значения. Спадающие при сдвиге значения младших разрядов сумматора См [ п - 1 ] и См [ п заносятся в разряды а и b регистра Рг2 всегда в прямом коде. Такого рода передача обеспечивается за счет управления цепями передачи а: См [ п - 1 ] и b: См [ п ] со стороны знакового разряда сумматора. Если sign См 0, то передача происходит в прямом коде. Если sign См 1, то значения См [ п - 1 ] и См [ п ] представляют обратные коды цифр произведения и инвертируются при передаче. [28]
Выполнение операции умножения можно осуществить на арифметическом устройстве, которое кроме сумматора имеет еще два регистра, предназначенных для хранения множимого и множителя. Регистр самого сумматора служит для хранения сумм частичных произведений. На нем получается также и окончательный результат. Микропрограмма умножения строится с помощью чередования микроопераций передачи множимого на сумматор ( сложения его с ранее полученной суммой частичных произведений), сдвига ( без знакового разряда) вправо кода на сумматоре и сдвига ( без знакового разряда) вправо кода на регистре множителя. Первая из этих микроопераций должна, очевидно, осуществляться лишь в том случае, когда в младшем разряде множителя стоит единица. Для этой цели сигнал с выхода триггера младшего разряда регистра множителя должен передаваться в устройство, осуществляющее управление последовательностью микроопераций. После га-кратного повторения указанной последовательности микроопераций на сумматоре будет получен, как нетрудно видеть, код ( округленного) произведения, знак которого совпадает со знаком множимого. Для получения истинного знака произведения необходимо в заключение выполнить еще одну микрооперацию, осуществив сложение ( по модулю 2) знаковых разрядов содержимого сумматора и регистра множителя. Такая микрооперация выполняется на обычном одноразрядном сумматоре без использования сигнала переноса на его входе. Такой сумматор без переноса на % входе называется обычно полусумматором. При наличии счетного входа в триггере знакового разряда сумматора такой полусумматор требует всего один вентиль, управляемый выходным сигналом знакового разряда регистра множителя. На этот вентиль должен быть подан импульс от устройства управления микрооперациями в момент, когда необходимо выполнить микрооперацию сложения знаков множителя и произведения. [29]
Знаки чисел разные, и поэтому осуществляется операция вычитания. В регистр мантиссы числа А заносится обратный код мантиссы А, в регистр порядков - порядок числа А. Регистр второго числа заполняется мантиссой В, регистр порядка - порядком числа В. Далее производится микрооперация сравнения порядков. Для операций умножения и деления применяется сложение и вычитание порядков в специальном сумматоре. Поэтому сравнение производится в сумматоре вычитанием порядков для определения большего порядка. Абсолютное значение разности порядков определяет число сдвигов. Так как порядок числа А равен 101 ( 2) ( 5 ( ю), а порядок числа В равен 11 ( 2) ( 3 ( Ю)), то разность положительная и равна двум. Если разность порядков положительная, сдвигают число В, а если отрицательная, сдвигают число А. При отрицательной разности порядков, занесенной в счетчик, после каждого сдвига прибавляют единицу, а при положительной - вычитают единицу. Выравнивание порядков завершается, когда в счетчике окажется нуль. В нашем примере мантисса числа В сдвигается на два порядка вправо и начинается операция сложения мантисс в сумматоре мантисс. По окончании работы сумматора анализируется состав знакового разряда сумматора мантисс и, так как сумма получается отрицательной ( в нашем примере), то применяется обратное преобразование - из обратного в прямой код. Результат заносится в регистр числа В или в специальный регистр АЛУ. [30]
Страницы: 1 2