Нулевой разряд - регистр
Cтраница 1
Нулевой разряд регистра Д равен нулю. [1]
Нулевой разряд регистра Д равен единице, и операцию можно закончить по общему правилу сложения. [2]
Нулевые разряды регистров В и Д опять находятся в разных состояниях. Следовательно, вычитание производится, в младший разряд регистра С добавляется единица, а затем опять содержимое регистров В и С сдвигается на один разряд влево. [3]
Нулевые разряды регистров В и Д одинаковы, следовательно, вычитание невозможно. Содержимое регистров В н С сдвигается на один разряд влево. [4]
Нулевые разряды регистров операционных блоков деления ( рис. 7.7 и 7.8) изображают знаки. [5]
Поскольку нулевые разряды регистров В и Д - в разных состояниях, выполняется вычитание и одновременно в регистр С добавляется единица младшего разряда. Затем производится следующий сдвиг содержимого регистров В и С на один разряд влево. [6]
В нулевом разряде регистра П ( Т0П) оказалась 1, что и является признаком получения разности. Эта разность считывается со знаком плюс. [7]
В нулевом разряде регистра В код операции не записан, а в соответствующем разряде регистра А этот код имеется. При ее включении происходит перепись информации из регистра С в регистр А. [8]
Так как нулевой разряд регистров В и Д - в разных состояниях, вычитание возможно. В регистре В образуется разность, а в младший разряд регистра С заносится единица. Производится следующий сдвиг содержимого регистров В и С. [9]
Так как нулевые разряды регистров В и Д одинаковы, производится новый сдвиг влево содержимого регистров В и С без вычитания. [10]
Результат заносится в нулевой разряд регистра результата РР [0], в триггер типа RS. Управляет занесением управляющий сигнал УС. [11]
В этом примере в нулевом разряде регистра Д образовалась единица; следовательно, произошло переполнение разрядной сетки и машина будет действовать в соответствии с этим сигналом. [12]
 |
Условные обозначения.| Восьмиразрядный регистр для оперативного запоминания и временного хранения информации. [13] |
На рисунке изображена функциональная схема нулевого разряда регистра. Входным и выходным сигналам кода 1 ставятся в соответствие низкие уровни потенциала. [14]
 |
Интерфейсное устройство параллельного ввода-вывода, обеспечивающее обмен 8-битовыми словами данных между микропроцессором и шиной данных. [15] |
Страницы: 1 2 3