Нулевой разряд - регистр
Cтраница 2
Входные данные готовы устанавливается в 1 нулевой разряд регистра состояния, микропроцессору доступна информация о состоянии порта ввода-вывода. Установка нулевого разряда регистра состояния в 1 является для микропроцессора признаком того, что на восемь входных линий поданы входные данные. Теперь микропроцессор может воспользоваться командой IN для передачи данных, находящихся на входных линиях, в аккумулятор. [16]
Если оказалось, что единица переноса образовалась в нулевом разряде регистра Д, то это значит, что сумма больше единицы и машина действует так, как при переполнении разрядной сетки. [17]
После приема сигнала Пуск и появления I в нулевом разряде регистра команды, контроллер включает прямое движение ленты, отсчитывает программно обеспеченную стартстоповую задержку и получает в режиме прямого доступа к памяти ЭВМ первый байт данных. В ЦПЭ подсчитывается циклическая сумма, бит поперечного паритета формируется аппаратно. Затем байт пересылается для записи в НМЛ. При этом содержимое-счетчика байтов уменьшается на 1, а регистр текущего адреса увеличивается на 1 и подается запрос на запись-следующего байта. Запись производится до обнуления счетчика байтов, после чего записываются результаты продольного и циклического контроля. Затем программна формируется межблочный промежуток, при этом НМЛ находится в режиме стирания. При выполнении команды записи контроллер следит за поперечным паритетом считываемой с ленты информации и фиксирует ошибки в регистре состояния. [18]
Код знака отрицательного числа, равный 1, распространен влево вплоть до нулевого разряда регистра. [19]
Из этого анализа следует, что вычитание делителя из делимого возможно лишь в случаях разного состояния нулевого разряда регистров Д и В. [20]
При каждом сдвиге вправо теряется один двоичный разряд логической информации из 31-го разряда регистра, а в освободившийся нулевой разряд регистра добавляется нуль. [21]
 |
Интерфейсное устройство параллельного ввода-вывода, обеспечивающее обмен 8-битовыми словами данных между микропроцессором и шиной данных. [22] |
Входные данные готовы устанавливается в 1 нулевой разряд регистра состояния, микропроцессору доступна информация о состоянии порта ввода-вывода. Установка нулевого разряда регистра состояния в 1 является для микропроцессора признаком того, что на восемь входных линий поданы входные данные. Теперь микропроцессор может воспользоваться командой IN для передачи данных, находящихся на входных линиях, в аккумулятор. [23]
Третья ступень дешифрации необходима для выделения четного или нечетного 64-разрядного слова. В соответствии с состоянием нулевого разряда регистра адреса блок местного управления ПЗУ вырабатывает импульсный сигнал СТРОБ 3 или СТРОБ 4, который, поступая на соответствующие входы усилителей считывания, разрешает прохождение выбранного слова на регистр микрокоманд. [24]
По команде SRL первый операнд, находящийся в общем регистре г, сдвигается вправо ня число двоичных разрядов равное величине, указанной на месте адреса второго операнда. При каждом сдвиге вправо теряется один двоичный разряд логической информации из 31-го разряда регистра, а в освободившийся нулевой разряд регистра добавляется нуль. [25]
Проверка неравенства осуществляется в машине следующим образом. А переписывается в обратном коде, в 30 - й разряд регистра Д заносится единица, а затем образуются единицы переноса. Если окажется, что содержимое нулевого разряда регистра Д - ( Г - О - Д) равно единице, то деление невозможно, поскольку делимое больше делителя. Если содержимое нулевого разряда регистра Д равно нулю, то происходит деление чисел. [26]
Модуль ввода инициативных сигналов ( МВвИС) А622 - 4 обеспечивает ввод информации от датчиков инициативных или аварийных сигналов, а также от датчиков, редко меняющих свое состояние. Информация выдается по восьми каналам. При опросе модуля готовность снимается, а в нулевой разряд регистра записывается нуль. Выполнен на интерфейсной карте. Подключается непосредственно к сопряжению 2К или же к МГУ. Модуль ввода инициативных сигналов ( МВвИС) А622 - 8 предназначен для ввода дискретных позиционных, импульсных и инициативных сигналов и применяется в УВК с процессорами М-6000, М-7000, СМ-1П, СМ-2П. Выполнен на интерфейсной плате. Подключается непосредственно к сопряжению 2К, к СВВ, или к РИМ. Имеет исполнение 1 - 3 по параметрам входных сигналов. [27]
По команде SRDL первый операнд, находящийся в двух смежных общих регистрах г ( и / ч 1 с четным и нечетным номерами соответственно, сдвигается вправо на число двоичных разрядов равное величине, указанной на месте адреса второго операнда. В операции сдвига участвуют 64 разряда обоих общих регистров. При каждом сдвиге вправо теряется один двоичный разряд логической информации из 31-го разряда регистра с нечетным номером, а в освободившийся нулевой разряд регистра с четным номером добавляется нууш. [28]
По команде SRDL первый операнд, находящийся в двух смежных общих регистрах Г и п I с четным и нечетным номерами соответственно, сдвигается вправо на число двоичных разрядов равное величине, указанной на месте адреса второго операнда. В операции сдвига участвуют 64 разряда обоих общих регистров. При ка ждом сдвиге вправо теряется один двоичный разряд логической информации из 31-го разряда регистра с нечетным номером, а в освободившийся нулевой разряд регистра с четным номером добавляется нуль. [29]
Проверка неравенства осуществляется в машине следующим образом. А переписывается в обратном коде, в 30 - й разряд регистра Д заносится единица, а затем образуются единицы переноса. Если окажется, что содержимое нулевого разряда регистра Д - ( Г - О - Д) равно единице, то деление невозможно, поскольку делимое больше делителя. Если содержимое нулевого разряда регистра Д равно нулю, то происходит деление чисел. [30]
Страницы: 1 2 3