Cтраница 1
Распределитель знаков представляет собою замкнутое кольцо с семью выходами Мв, М5, М4, М3, М2, Mit и М0, каждый из которых предназначен для одного элементарного промежутка времени малого цикла. [1]
Движение распределителя знаков достигается посылкой прямо на цепь AvDM тактовых сигналов Я ( см. фиг. [2]
Сброс на нуль распределителя знаков достигается дифференцированием сигнала, полученного на выходе ( 0) триггера BBZ, и посылкой соответствующих положительных импульсов на цепь RZDM сброса на нуль распределителя. [3]
Он имеет такое же устройство, как и распределитель знаков, применяемый при передаче, но отличается от последнего выбором выхода, выдающего единичное состояние 1 в начале большого цикла. [4]
Передний фронт, который используется для управления движением распределителя знаков AvDM, совпадает с началом каждого из элементарных интервалов времени. [5]
Распределитель кодов управляет выбором кодов, в то время как распределитель знаков производит их анализ. [6]
Сигналы ( 7) - ( 13) наглядно показывают одну особенность распределителя знаков, замкнутого в кольцо, как и аналогичного ему распределителя, расположенного на передающем конце. Циклическое действие обеспечивается до тех пор, пока управляющие сигналы приложены на свою цепь движения AvDM; оно прекращается, как только устанавливается приказ общего сбро - - са на нуль. [7]
Напомним, что приказ сброса на нуль этого блока происходит синхронно с движением распределителя знаков, но его исполнение несколько сдвигается благодаря наличию постоянной времени, что позволяет до этого передать элементу памяти нужного ранга преобразователя кодов цифру, которая характеризует полученный телесигнал. [8]
Напомним, что цепь движения AvDC распределителя кодов получает сигналы прямоугольной формы с выхода М6 распределителя знаков один раз за малый цикл. [9]
Перенос этого единичного состояния от одного выхода к следующему происходит при приложении импульса положительного напряжения на цепь движения распределителя знаков. [10]
Второй блок состоит из арифметического блока и запоминающего устройства, в котором последовательно записываются цифры, выходящие из арифметического блока; эти операции проходят под управлением распределителя знаков ( DM) такого же типа, какой применяется при передаче. [11]
И с инверсией на три входа, которые соединены с выходом ( 0) предыдущего триггера, с выходом N6 преобразователя кодов и с выходом М3 распределителя знаков. [12]
Сигналы ( 15) - ( 19) иллюстрируют циклическое действие распределителя кодов, движение которого управляется сигналом ( 12), полученным на выходе М распределителя знаков с небольшой задержкой, предусмотренной для учета времени, необходимого для перехода цифры N из арифметического блока преобразователя кодов к запоминающему устройству Mm этого преобразователя. [13]
Сигналы, полученные от передатчика, после формирования должны быть сперва расшифрованы, а затем направлены в предназначенное для них время в общие приемные блоки: в преобразователь кодов, распределитель знаков и распределитель кодов. Блоком, который координирует функционирование других общих блоков, является синхронизатор; именно он образует мозг системы. [14]
Двоичный триггер ВВА с одним входом, который делит на два частоту сигналов старт-стопного генератора и образует на своем выходе ( 0) тактовые сигналы ( Н), управляющие движением распределителя знаков ( см. фиг. [15]