Регистр - статус
Cтраница 1
 |
Пример синхронного режима.| Пример мультимастерной системы. [1] |
Регистр статуса должен быть прочитан для сброса флага ошибки. Это прерывание разрешается битом RIE в регистре управления. [2]
Регистр статуса ( STATUS) содержит признаки операции ( арифметические флаги) АЛУ, состояние контроллера при сбросе и биты выбора страниц для памяти данных. [3]
Регистр статуса доступен для любой команды так же, как любой другой регистр. Однако если регистр STATUS является регистром назначения для команды, влияющей на биты Z, DC или С, то запись в эти три бита запрещается. Кроме того, биты / ТО и / PD устанавливаются аппаратно и не могут быть записаны в статус программно. Это следует иметь в виду при выполнении команды с использованием регистра статуса. Например, команда CLRF STATUS обнулит все биты, кроме битов / ТО и / PD, а затем установит бит Zl. После выполнения этой команды регистр статуса может и не иметь нулевого значения ( из-за битов / ТО и / PD) STATUSOOOuuluu, где и - неизменяемое состояние. Поэтому рекомендуется для изменения регистра статуса использовать только команды битовой установки BCF, BSF, MOVWF, которые не изменяют остальные биты статуса. [4]
В регистре статуса помимо бита RPO есть еще бит RB1, что позволяет обращаться к четырем страницам ( банкам) будущих модификаций этого кристалла. [5]
На плате имеется регистр статуса всех запросов прерывания и его содержимое, а также маски могут быть прочитаны процессором ведущей микро - УВМ. [6]
Бит ЕХР в регистре статуса ( SR) определяет активный режим. Активный указатель стека ( SP) используется явно для указания ячейки памяти, когда используется режим косвенной регистровой адресации. Указатели стека указывают на следующую незанятую область стека. [7]
Сбрасывает бит DI в регистре статуса для разрешения прерываний. Эффект наступает сразу же, и последующие инструкции будут прерываться маскируемыми прерываниями. На немаскируемые прерывания и исключения этот бит не влияет. [8]
 |
Система ЦОС с внешними устройствами. [9] |
Таймерный модуль включает в себя 24-битный регистр статуса / управления таймером, 24-битный регистр таймера / счетчика, логику выбора синхронизации и генерации прерывания. [10]
Описание: Устанавливает бит DI в регистре статуса для запрещения прерываний. Эффект наступает сразу же, и последующие инструкции не будут прерываться маскируемыми прерываниями. На немаскируемые прерывания и исключения этот бит не влияет. [11]
 |
Регистр статуса ( SR. [12] |
Когда обслуживаются подпрограмма или исключение, содержимое регистра статуса заносится в стек. [13]
На рис. 6.11 показаны биты, составляющие регистра статуса. [14]
Бит используется для разрешения векторных прерываний DSP, если в регистре статуса установлен бит задержки команд. [15]
Страницы: 1 2 3 4