Регистр - статус
Cтраница 2
Если LC0 и бит совместимости с 16-битным режимом ( бит 13 в регистре статуса кристалла) равен 0, цикл прекращается. Если LC0, но бит совместимости равен 1, выполнение цикла продолжается 65536 тактов. [16]
 |
Методы адресации данных. [17] |
Чтобы адресоваться к ним, нужно дополнительно установить в единицу бит ЯРО в регистре статуса. [18]
JSR, адрес возврата ( PC) автоматически заносится в SSH, а содержимое регистра статуса - в SSL. Если выход из прерывания осуществляется с помощью команды RTI, тогда содержимое верхушки SSH заносится в PC, а содержимое верхушки SSL заносится в SR. SS также используется для реализации вложенных аппаратных циклов DO. При инициализации аппаратного цикла с использованием команды DO, предыдущее содержимое регистра счетчика циклов LC автоматически заносится в SSL, содержимое регистра циклического адреса - в SSH, а указатель стека инкрементируется. Адрес первой команды цикла ( PC) также заносится в SSH, а содержимое регистра статуса - в SSL. SS может быть расширен в памяти данных посредством управляющего аппаратного обеспечения, которое отвечает за доступ к SS. [19]
Если RIE равен 1, функционирование DSP может быть прервано, если установлен бит RDF в регистре статуса. Бит RDF показывает условие заполнения регистра данных приемника. Чтение регистра данных приемника очищает RDF и соответствующий запрос прерывания. [20]
Основной шкаф системы содержит центральный процессор с кэш-памятью, консоль оператора, контроллер оперативной памяти с оперативной памятью, шины внешней памяти и периферийных устройств, два таймера и регистр статуса работы ЭВМ. ЦП имеет устройство управления микропрограммного типа: микропрограммное 80-байтовое слово. В него входят шестнадцать 32-разрядных регистров общего назначения и для вершин стеков. [21]
 |
Примеры использования модификаторов адреса. [22] |
При выполнении инструкции DO в регистр счетчика цикла загружается количество повторений цикла, а в регистр адреса цикла - адрес последней инструкции цикла, и устанавливает флаг цикла в регистре статуса. Перед выполнением инструкции DO содержимое регистров LA, LC и SR сохраняется в стеке. Под управлением механизма выполнения циклов адрес первой инструкции цикла помещается в стек. Пока флаг цикла в регистре статуса не сброшен, механизм выполнения циклов сравнивает содержимое PC с содержимым LA для определения последней инструкции цикла. Если равенство не выполняется, содержимое LC декрементируется и из SS читается адрес первой инструкции цикла. [23]
В режиме прерывания ( ПДП отключен), RREQ используется для разрешения запроса прерывания через внешний вывод ( HREQ), если регистр приемника данных заполнен и бит RXDF в регистре статуса установлен. Если бит RREQ равен 0, прерывания по заполнению приемника запрещены. [24]
 |
Механизм денормализации.| Определение целой части результата. [25] |
SR состоит из регистра режима MR, занимающего 8 старших битов и регистра кодов условий CCR, занимающего 8 младших битов. Регистр статуса сохраняется в стеке при выполнении программного цикла, подпрограммы или прерывания. [26]
 |
Варианты использования таймера. [27] |
Если бит равен 1, это означает, что произошло декрементирование нулевого значения счетчика. Бит сбрасывается при чтении регистра статуса / управления. Также бит сбрасывается при обработке прерывания от таймера. [28]
Команды пересылки выполняют пересылку данных по XDBA и XDBB. Команды пересылки не влияют на регистр статуса. [29]
 |
Управление памятью битом DE.| Операционные режимы кристалла DSP56000 / DSP56001.| Операционные режимы кристалла DSP56002.| Функции линий порта А. [30] |
Страницы: 1 2 3 4