Cтраница 3
MR - специальный управляющий регистр, определяющий текущее состояние процессора для супервизора. На биты регистра режима MR воздействуют сброс процессора, выполнение цикла, возврат из прерывания, программное прерывание и инструкции, оперирующие непосредственно с содержимым регистра. После аппаратного сброса в регистре устанавливается маска прерывания, биты масштабирования, флаг цикла, бит трассировки сбрасываются в нуль. [31]
Бит 7 управляющего регистра 14 определяет действия при возникновении всех условий, предупреждающих о возможности нарушения. [32]
Обеспечивает бит управляющего регистра для управления подавлением SSM и код программного прерывания для специальной операции. [33]
Механизм защиты управляющих регистров организован следующим образом: программа в логической конфигурации с помощью команд, предусмотренных в ЕС ЭВМ, может записать и прочитать информацию только из логических управляющих регистров, являющихся полями дескриптора. Действующие управляющие регистры загружаются из логических управляющих регистров в соответствии с полями масок управляющих регистров, также входящими в состав дескриптора. [34]
К блоку управляющих регистров следует также отнести управляющие триггеры, фиксирующие режимы работы процессора. Для повышения быстродействия и логических возможностей процессора и микропроцессора в их состав включают блок регистровой памяти ( местную память) небольшой емкости, но более высокого, чем ОП, быстродействия. Регистры этого блока ( или ячейки местной памяти) указываются в командах программы путем укороченной регистровой адресации и служат для хранения операндов, в качестве аккумуляторов ( регистров результата операций), базовых и индексных регистров, указателя стека. [35]
К блоку управляющих регистров следует также отнести управляющие триггеры, фиксирующие режимы работы процессора. [36]
Четыре бита управляющего регистра 0 управляют размером сегментов и страниц. [37]
Бит 10 управляющего регистра 0 должен быть установлен в нуль, если выполняется команда, использующая переадреса цию. В противном случае распознается особый случай по спецификации переадресации при выполнении команды, и операция подавляется. Если средства переадресации отсутствуют, то состояние бита 10 на равенство нулю не анализируется. [38]
Содержимое нескольких управляющих регистров, начиная с управляющего регистра, заданного полем Ri, и кончая управляющим регистром, заданным полем Кз, записывается в память, начиная с адреса, заданного вторым операндом. [39]
Однако в управляющем регистре прерываний INTCON соответствующим битом-признаком записывается, от какого именно источника поступил запрос прерывания. [40]
Рабочие регистры включают управляющие регистры 0, 2, 14 и 15 и счетчик команд. [41]
Рабочие регистры включают управляющие регистры 0, 2, 8, 14 и 15 и двухбайтовый регистр слова состояния программы PSW. Регистр PSW применяется для текущих операций управления CPU и содержит байт 0 и 1 текущего PSW. Остальная - часть PSW содержится в других регистрах CPU и местной памяти CPU. При принятии процессором запроса на прерывание CPU собирает старое PSW и запоминает его в основной памяти. [42]
Обеспечивает соответствующие биты управляющего регистра и расширение кодов программных прерываний. [43]
К некоторым из управляющих регистров нельзя обратиться по команде программы, поэтому они являются программно-недоступными. [44]
ССП восстанавливает состояние управляющих регистров и передает управление в то место программы, где ее прервали. [45]