Буферный регистр

Cтраница 2

Буферные регистры и устройства связи организуют связь арифметико-логического устройства и устройства управления с оперативной памятью через быстродействующую буферную память небольшого объема. Буферная память машины выполнена, как отмечалось выше, в виде 16 50-разрядных регистров с циклом обращения 0 33 мкс. [16]

Буферные регистры БР1 и БР2 необходимы в МП для временного хранения операндов и промежуточных результатов вычислений. Например, они позволяют легко реализовать обмен содержимым любых двух регистров общего назначения микропроцессора. [17]

Буферный регистр БР связан с шинами НИ и принимает информацию 3.22. Структурная схема ПУУ ( команды) от ЦУУ или накапливает передаваемую в ЦУУ информацию. В результате в исполнительном устройстве срабатывают приборы, которые управляют коммутационными матрицами в КП, реле в комплектах или вентилями в сканирующих устройствах. [18]

Буферный регистр РБ ( 16-разрядный) предназначен для хранения интервалов отсчета. Он обеспечивает автоматическую перезагрузку счетчика в режиме периодических прерываний. РБ используется только для записи по программе, сбрасывается сигналом ПОДГ, а также при переполнении или антипереполнении в режиме одиночного прерывания. [19]

Условное графическое обозначение К583ИК1.| Структурная схема К583ИК. 1. [20]

Буферные регистры PLA, PLD, PD и PINT обеспечивают хранение информации в течение цикла при приеме и выдаче на соответствующие магистрали. [21]

Буферный регистр информации БРИ взаимодействует с устройством оперативной памяти ОЗУ, в котором хранятся данные, используемые в процессе соединения абонентских линий. Следовательно, работа сумматора С определяется программой работы АТС в данном режиме обслуживания, хранящейся в ДЗУ, и переменной информацией, хранящейся в ОЗУ. [22]

Простейшие буферные регистры интерфейса ввода-вывода выполняются в виде отдельных СИС и БИС и носят название адресуемых портов, а более сложные ( с программным управлением) блоки регистров интерфейса ввода-вывода получили название периферийных адаптеров. Возможность обработки прерываний МП обеспечивает подключение к нему широкого набора периферийных устройств, требующих асинхронной передачи информации. [23]

Блок буферных регистров осуществляет промежуточное хранение передаваемых данных и преобразование их форматов. Он занимает промежуточное положение между блоком интерфейса и блоком сопряжения с ОП. Этот блок осуществляет объединение байт в слова при передаче данных из ВУ в ОП и разбивает слова на байты при передаче из ОП в ВУ, а также определяет конец обмена данными. [24]

Замена буферного регистра Р3 на буферное ЗУ большей емкости позволила бы резко снизить частоту обращений к каналу и одновременно поднять его производительность. [25]

Использовани буферных регистров в каждом подканале мультиплексного канала рассматриваемого типа для уменьшения частоты обращения к оперативной памяти не является эффективным, так как затраты времени на подготовительные работы ( выполнение шагов 1, 2, 4 и 5) значительно превышают время обращения к памяти U Для передачи байта данных. [26]

Структурная схема логического анализатора 324. [27]

Из буферного регистра тактовыми импульсами информация передается в запоминающее устройство ( ЗУ) и логический компаратор. [28]

Установка буферного регистра в исходное состояние осуществляется сигналом RESET Установка. [29]

Структурная схема однопроцессорного вычислительного управляющего комплекса. [30]

Страницы: 1 2 3 4