Адресный сигнал

Cтраница 1

Адресные сигналы осуществляют пространственный выбор функциональных единиц в случае необходимости получения хранящейся в них информации. [1]

Адресные сигналы А предназначены для выбора исполнительного элемента и минимальной адресуемой части ( ячейки памяти или порта ввода-вывода) в выбранном элементе. [2]

Временные диаграммы сигналов интерфейса ИК1 в режиме. [3]

Адресные сигналы поступают на все исполнительные элементы, но будут опознаны только теми из них, у которых собственный адрес, представленный нормальным двоичным кодом в формате АО. А ( для элементов класса Я), совпадает в старших разрядах Аг... По сигналу ЗАП или ВДЧ адресованный исполнительный элемент должен принять данные с шин Д в свою функциональную часть, после чего установить сигнал ОТВ, извещающий контроллер о том, что исполнитель закончил обмен и данные на шинах Д ему больше не требуются. Величина задержки TJ определяется исполнительным элементом; она должна быть достаточной для завершения в нем всех операций по приему данных. Минимальное значение т - 2 мпн0, максимально допустимое Т2 максТ4, причем задержка т4 20 мкс определяет принудительное прекращение связи контроллером в том случае, если он не получил сигнал ОТВ. В адресованном исполнительном элементе съем сигнала ЗЛЯ ( ВДЧ) запрещает выдачу сигнала ОТВ. [4]

Адресные сигналы определяют периферийное устройство или функциональный блок и промежуточный регистр внутри блока, с которым ЭВМ должна установить связь. Они выдаются вычислительной машиной в виде статических сигналов и передаются по шине. [5]

Адресные сигналы АО-А8 с буферов подаются непосредственно на интегральные схемы памяти. [6]

Дешифратор адресных сигналов ( ДАС) при подаче соответствующих адресных сигналов осуществляет выбор требуемых ячеек памяти. С помощью РШ осуществляется связь МЯП с буферными усилителями записи ( БУЗ) и считывания ( БМС) информации. Схема выбора кристалла ( СВК) разрешает выполнение операций записи-считывания данной микросхемы. Сигнал выборки кристалла обеспечивает выбор требуемой БИС памяти в ЗУ, состоящем из нескольких БИС. [7]

Дешифратор адресных сигналов ( ДАС) при подаче соответствующих адресных сигналов осуществляет выбор требуемых ячеек памяти. С помощью РШ осуществляется связь МЯП с буферными усилителями записи ( БУЗ) и считывания ( ВМС) информации. Схема выбора кристалла ( СВК) разрешает выполнение операций записи-считывания данной микросхемы. Сигнал выборки кристалла обеспечивает выбор требуемой БИС памяти в ЗУ, состоящем из нескольких БИС. [8]

Схема магистральной информационно-измерительной системы. [9]

Передача информационных, программных и адресных сигналов в общем случае взаимосвязана с передачей управляющих сигналов и их действие обусловлено наличием последних. [10]

Структура комплекса стандартов ГСП. [11]

В интерфейсах унифицированы информационные, управляющие, известительные, адресные сигналы и сигналы состояния. Обмен сигналами по интерфейсу ЕИ2 производится в синхронном режиме с выдачей из блоков памяти сигнала ответа после выполнения основной операции. [12]

Структурная схема УОТИ на блоках АССТ. [13]

На вход УОТИ поступают информационные и адресные сигналы от аппаратуры телемеханики. [14]

Взаимная корреляция между парой адресных сигналов играет важную роль для метрик детектора сигнала и его качества. [15]

Страницы: 1 2 3 4 5