Сложение - двоичное число
Cтраница 2
В моделях ЕС-1030 и ЕС-1050 сложение двоичных чисел производится в сумматорах арифметико-логических устройств. В ЕС-1020 оно выполняется в арифметико-логическом блоке ( АЛБ) процессора, не имеющем явно выраженного сумматора. На входы суммирующих схем положительные числа поступают в прямом коде, а отрицательные - в дополнительном. Знаковые разряды участвуют в сложении наравне с остальными разрядами слагаемых. [16]
 |
Функциональная схема ( а и условное графическое обозначение ( б полного одноразрядного сумматора. [17] |
Комбинационную логическую схему, выполняющую сложение двоичных чисел, называют сумматором. [18]
Рассмотрим несколько примеров выполнения команды сложения двоичных чисел со знаком. [19]
Сложение производится по обычным правилам сложения двоичных чисел: единица переноса, возникающая из старшего знакового разряда, просто отбрасывается. [20]
 |
Численные значения для суммирования двух однозначных двоичных чисел. [21] |
Другой имеющей важное значение операцией является сложение двоичных чисел. Рассмотрим сначала схему для суммирования двух однозначных двоичных чисел х, у. [22]
Как видно из рис. 4.2, сложение двоичных чисел А к В выполняется по тем же правилам, что и сложение десятичных чисел. [23]
Пользуясь данной таблицей, можно выполнять сложение двоичных чисел по тому же правилу, которое используется при сложении десятичных чисел. При этом необходимо только учитывать, что 1 1 дают нуль в данном разряде и единицу переноса в соседний старший разряд. Этот перенос должен быть прибавлен к сумме цифр, образовавшейся в соседнем разряде слева. [24]
 |
Параллельное соединение компараторов. [25] |
Сумматором называется схема, предназначенная для сложения двоичных чисел. Ниже мы рассмотрим сумматоры для чисел, представленных в двоичном коде. Простейшей задачей является сложение двух одноразрядных чисел. Для того чтобы разработать логическую схему, в первую очередь следует рассмотреть все возможные сочетания входных переменных, на основании чего можно будет составить таблицу переключений. [26]
 |
Схема одноразрядного сумматора, построенного по уравнению ( 24 - 93. [27] |
В качестве сумматора, предназначенного для сложения одноразрядных двоичных чисел, может служить триггер со счетным входом. [28]
Последовательность выполнения микроопераций по тактам при сложении двоичных чисел следующая. Сигналом г / з АУ устанавливается в нулевое состояние. [29]
Затем происходит сложение мантисс слагаемых по таблицам сложения двоичных чисел. Полученная сумма, если необходимо, должна быть нормализована. [30]
Страницы: 1 2 3 4