Параллельное соединение - транзистор
Cтраница 1
 |
Схемы защиты входа операционного усилителя. [1] |
Параллельное соединение транзисторов VT1 и VT2, которые включены в качестве диодов, ограничивает уровень входного сигнала, поступающего на входы транзисторов VT3 и VT4 ДК ( см. рис. 7.12, а), и защищает их от перегрузки. Если такой защиты транзисторов нет в самой схеме ОУ, ее легко организовать вне ОУ. На рис. 7.12, 5 изображена схема защиты входных транзисторов ДК с помощью двух последовательно соединенных транзисторов VT1 и VT2, которые включены в качестве диодов. Принцип действия этой схемы защиты входных транзисторов подобен первой. [2]
Параллельное соединение транзисторов или преобразовательных ячеек в основном применяется тогда, когда заданная мощность преобразователя превышает мощность одной преобразовательной ячейки с одним транзистором в каждом плече. [3]
 |
Логические элементы на МДП транзисторах.| КМДП инвертор. [4] |
Параллельное соединение МДП транзисторов реализовать в виде интегральной схемы довольно легко. При включении одновременно двух или более параллельных транзисторов ( 7 уменьшается. [5]
 |
Схемы элементов НСТЛ и временные диаграммы. [6] |
Схема параллельного соединения транзисторов ( рис. 8 - 6, б) в СНП работает как элемент Пирса. [7]
При параллельном соединении транзисторов, что часто практикуется для увеличения мощности выходных каскадов, необходимо предусматривать достаточно глубокие раздельные местные обратные связи ( рис. i2.34) по постоянному ( на сопротивлениях Ri Rz) и по переменному ( на сопротивлениях RI) току, чтобы вы-равнять параметры транзисторов и распределить между ними поровну суммарный постоянный и переменный токи. Сопротивления RI выбираются в пределах величин, составляющих 5 - 10 % от сопротивления нагрузки. [8]
 |
Схема элемента И, ИЛИ на базе НСТЛ. [9] |
При параллельном соединении транзисторов ( рис. 5.5 6) с выхода у2 схемы снимается высокий уровень напряжения ( логическая 1), если хотя бы на один из входов х, Х2 или з поступает сигнал низкого уровня ( логический 0), открывающий соответствующий транзистор. [10]
Если используется параллельное соединение транзисторов, то UKa i повышается на величину падения напряжения в симметрирующих сопротивлениях, а также на величину разброса питающего напряжения в номинальном режиме. [11]
Если используется параллельное соединение транзисторов, то t / кэ. [12]
 |
Микросборки гибридные МГСТ - 2 - 10 - 4 0 до 10 А, 400 В ( а и МГСТ - 2 - 32 - 1 2 до 32 А, 120 В ( б. [13] |
Не рекомендуется при параллельном соединении транзисторов применять форсированное закрытие обратным током, так как при этом увеличивается неравномерность токораспределения. [14]
 |
Микросборки гибридные МГСТ - 2 - 10 - 4 0 до 10 А, 400 В ( а и МГСТ - 2 - 32 - 1 2 до 32 А, 120 В ( б. [15] |
Страницы: 1 2 3