Одноразрядный двоичный сумматор

Cтраница 2

Таблица истинности ( табл. 6.20), описывающая закон функционирования одноразрядного двоичного сумматора, составляется на основании сформулированного выше правила сложения положительных чисел. [16]

Для построения многоразрядных двоичных сумматоров, как было показано выше, необходимы одноразрядные двоичные сумматоры. Аналогично этому, многоразрядные десятичные сумматоры строятся с использованием одноразрядных десятичных сумматоров. Последние выполняют операцию суммирования десятичных цифр a hi и переноса pt, поступающих в разряд, и формируют на выходах десятичную цифру суммы st и перенос р, 1 для передачи в следующий десятичный разряд. [17]

В этих ОДС все двоичные разряды кодов десятичных цифр обрабатываются одновременно на одноразрядных двоичных сумматорах. [18]

Одноразрядный двоичный сумматор на три входа. [19]

Путем преобразования логических выражений (11.45) и (11.46) может быть получена более простая схема одноразрядного двоичного сумматора на три входа. [20]

Прежде чем изложить способы реализации сложения на ПЛУ, рассмотрим табл. 4.3, задающую функции одноразрядного двоичного сумматора. В этой таблице аг и bi - одноразрядные слагаемые; ci-i - перенос из предыдущего ( / - 1) - го разряда сумматора; Q - перенос в последующий ( / 1) - й разряд сумматора ( / 1, L); Si - сумма слагаемых ai и 6 / с учетом переноса d - из предыдущего ( / - 1) - го разряда. [21]

На рис. 20.4 показаны значения сигналов на входе и выходе каждого логического элемента по всей цепи движения импульсов от входа в одноразрядный двоичный сумматор до выхода. [22]

Одноразрядный двоичный сумматор предназначен для сложения двух цифр одного разряда чисел, заданных в двоичном коде, и имеет три входа: два для складываемых цифр и третий - для переноса результата из предыдущего разряда при его наполнении. Два выхода одноразрядного сумматора предназначены для выдачи суммы в данном разряде и переноса в следующий разряд. [23]

Одноразрядный двоичный сумматор на два входа. [24]

Одноразрядный двоичный сумматор на три входа служит для сложения трех двоичных цифр в соответствии с таблицей 24 двоичного сложения, где А к В - значения двоичных цифр, представляющих слагаемые данного разряда, С - значение переноса в данный разряд из соседнего младшего разряда, Р - значение результата суммирования в данном разряде и Q - значение переноса в соседний старший разряд. [25]

Элемент, реализующий функцию (8.12), называется одноразрядным двоичным сумматором. Схема одноразрядного двоичного сумматора синтезируется следующим образом. [26]

Операция простейшая, но для ее реализации потребовались четыре логических элемента. Описанная схема называется одноразрядным двоичным сумматором на два входа или полусумматором и является составной частью многоразрядного двоичного сумматора - обязательного блока любой электронной вычислительной машины. [27]

В качестве основного элемента одноразрядного двоичного сумматора может использоваться триггер со счетным входом. Если на счетный вход триггера, предварительно установленного в состояние 0, подать последовательно сигналы, представляющие значения одноразрядных слагаемых х, у, г, то по окончании этого процесса триггер устанавливается в состояние s в соответствии с табл. 3.8. Таким образом, состояние триггера определит значение одноразрядной суммы. Сигнал переноса р в следующий старший разряд должен вырабатываться, если по сигналу у или г триггер переключается из единичного состояния в нулевое. [28]

Из рассмотренного в § 3.2 принципа сложения многоразрядных двоичных чисел следует, что в каждом из разрядов производятся однотипные действия: определяется цифра суммы путем сложения по модулю 2 цифр слагаемых и поступающего в данньш разряд переноса и формируется перенос, передаваемьш в следующий разряд. Эти действия реализуются так называемым одноразрядным двоичным сумматором. Символическое изображение такого сумматора показано на рис. 3.62 а. Одноразрядный сумматор имеет три входа для подачи цифр разрядов слагаемых at, bt и переноса pt, на выходах формируются сумма st и перенос pitl, предназначенный для передачи в следующий разряд. В одноразрядном сумматоре могут предусматриваться входы для подачи как прямых at, bt, pt, так и инверсных значений о, , Ь, - р, входных переменных, а также выходы, на которых формируются инверсные значения выходных переменных. [29]

В общем случае необходимо производить сложение и вычитание как положительных, так и отрицательных чисел. Таблица истинности ( табл. 1.3), описывающая закон функционирования одноразрядного двоичного сумматора, составляется на основании сформулированного выше правила сложения положительных чисел. [30]

Страницы: 1 2 3