Полный сумматор

Cтраница 3

Более сложная схема - полный сумматор ( см. рис. 5), который берет перенос с ( от некоторого предыдущего суммирования) и складывает его с двумя линиями а и Ь, а кроме того, содер - О жит дополнительную линию d с 0 на входе. [31]

Микросхема представляет собой 4-раэрядиый полный сумматор. [32]

Один полусумматор и 15 полных сумматоров могут быть объединены вместе для реализации операции сложения содержимого двух слов памяти. [33]

Определенным образом соединяя полусумматоры и полные сумматоры друг с другом, получают устройства, одновременно выполняющие сложение нескольких двоичных разрядов. Устройство, схема которого показана на рис. 9.7, складывает 3-разрядные двоичные числа. Входными сигналами для полного сумматора разряда двоек являются сигнал переноса с выхода полусумматора ( подается на вход Сщ) и значения А и В1 разряда двоек в слагаемых. Далее сумматор четверок складывает А2, В2 и сигнал переноса с выхода сумматора двоек. На двоичном выходе устройства ( показанном в правом нижнем углу рис. 9.7) индицируется искомая двоичная сумма. В результате сложения двух 3-разрядных двоичных чисел может получиться 4-разрядное число, поэтому на индикаторе суммы имеется дополнительный разряд восьмерок. Обратите внимание, что этот разряд связан с выходом ( С0) сумматора четверок. [34]

В нижнем правом углу находится полный сумматор для подсчета суммы А и В и для осуществления переносов. Переносы необходимы, поскольку несколько таких схем могут быть соединены для выполнения операций над целыми словами. Одноразрядные схемы, подобные той, которая изображена на рис. 3.18, называются разрядными микропроцессорными секциями. Они позволяют разработчику сконструировать АЛУ любой желаемой ширины. На рис. 3.19 показана схема 8-разрядного АЛУ, составленного из восьми одноразрядных секций. Сигнал INC ( увеличение на единицу) нужен только для операций сложения. [35]

Однако в данной работе рассматривается полный сумматор из одного полусумматора при помощи разбиения входной информации на два класса. [36]

Схема полного одноразрядного сумматора, построенного из полусумматоров ( а, и его условное обозначение ( б. [37]

Существуют и другие схемы построения полного сумматора. [38]

Однако обычно поступают проще: строят полный сумматор из двух полусумматоров. [39]

На структурной схеме: / - 4-разрядный полный сумматор; / / - управление; / / / - 4-разрядная стековая память типа FILO; IV-коммутатор; V-4 - разрядный входной регистр. [40]

Специализированные сигналы.| Структура ЛЭ ПЛИС семейства FLEX6000. [41]

На Рис 1.15 приведен пример реализации полного сумматора с использованием логики ускоренного переноса. В этом случае ТП сконфигурирована таким образом, что два ее входа формируют сигнал суммы, а два других входа - перенос. [42]

Условное графическое обозначение одноразрядного полного сумма. [43]

Однако есть и другие варианты реализации одноразрядного полного сумматора. Рассмотрим подробнее один из них. [44]

Теперь, когда мы знаем, что полные сумматоры можно использовать как для сложения, так и для вычитания, попробуем сконструировать систему, которая выполняет эти действия, положив в ее основу схему вычитателя, изображенную на рис. 9.14. Чтобы эта схема работала как 4-разрядный сумматор, нужно только временно исключить из нее 4 инвертора и разорвать цепь циклического переноса. В преобразованном виде эта схема изображена на рис. 9.15. Вместо инверторов теперь введены 4 логических элемента исключающее ИЛИ. Результат ( вплоть до значения суммы, равного 1111) появляется на выходном индикаторе. Кроме того, логический 0 на управляющем входе ( режим сложения) запирает логический элемент И, блокируя цепь циклического переноса. [45]

Страницы: 1 2 3 4 5