Полный сумматор
Cтраница 4
Входы Ап и Ап подаются непосредственно на полный сумматор. Входы же В и Вп проходят через промежуточные схемы, аналогичные схемам на фиг. В соответствии с этим получают, еледовательно, на выходах полного сумматора либо цифры Sn и Rn, либо цифры Dn и гп. [46]
Микросхемы представляют собой двухразрядный ( двоичный) полный сумматор. [47]
Микросхемы представляют собой четырехразрядный ( двоичный) полный сумматор. [48]
На рис. 8.34 показан 4 - 8.34. Разрядный полный сумматор. [49]
 |
Логическая схема с парой туннельных диедов ( пара Гото. [50] |
Преимущества пары Гото особенно отчетливо видны на схеме полного сумматора. [51]
На рис. 5 - 17 приведена функциональная схема одноразрядного полного сумматора комбинационного типа на основе логических элементов И - ИЛИ. [52]
Для задания режима работы устройства на входе В каждого полного сумматора введен логический элемент исключающее ИЛИ. На выходном индикаторе ( в правом нижнем углу рисунка) появляется дополнительный код суммы. Благодаря НИЗКОМУ уровню сигнала на входах А логических элементов исключающее ИЛИ, данные, поступающие на входы В этих логических элементов, проходят через них без инвертирования. Если, например, на вход В0 верхнего логического элемента исключающее ИЛИ поступает сигнал ВЫСОКОГО уровня, то точно такой же сигнал ВЫСОКОГО уровня появляется на его выходе Y. Таким образом, в режиме сложения рассматриваемый сумматор-вычитатель работает как обычный двоичный сумматор, но последний перенос с выхода С0 полного сумматора восьмерок отбрасывается. [53]
Логическое устройство, производящее сложение трех двоичных цифр, называется полным сумматором ( фиг. [54]
 |
Схема полусумматора.| Схема полного сумматора.| Четырехразрад-ный сумматор с последовательным переносом. [55] |
Для сложения двух многоразрядных двоичных чисел на каждый разряд необходим один полный сумматор. [56]
Из анализа таблицы истинности ( табл. 10.1) следует, что одноразрядный полный сумматор можно синтезировать на основе трех одноразрядных полусумматоров по схеме, представленной на рис. 10.3. Причем полусумматор, расположенный на этой схеме справа, можно заменить дизъюнктором. [57]
 |
Суммирование двух двоичных чисел с любыми знаками при представлении отрицательных чисел в форме двоичного дополнения.| Включение логики определения знака суммы в арифметический блок. [58] |
Как показывает сравнение с рис. 19.27, выражение (19.10) идентично сложению в полном сумматоре. Поэтому 8-разрядное - число S8, включая знак, можно вычислить с помощью 8: разрядного сумматора ( рис. 19.37), не подвергая знаковый разряд какой-либо особенной обработке. [59]
В этом случае логический элемент исключающее ИЛИ действует как инвертор сигналов на входах В полных сумматоров. [60]
Страницы: 1 2 3 4 5