Схема - ускоренный перенос
Cтраница 1
 |
Схема управления следующим адресом.| Схема ускоренного переноса.| Универсальный параллельный регистр. [1] |
Схема ускоренного переноса, представленная на рис. 7.119, предназначена для осуществления функций передачи параллельных сигналов в процессорном блоке. Каскадное включение подобных схем позволяет реализовать параллельные цепи переноса в процессорах с разрядностью больше шестнадцати. Использование этих БИС существенно ускоряет быстродействие АЛУ с наращиваемой разрядностью, обеспечивая прием до четырех пар сигналов распространения и генерации переносов, а также формирование на пяти выходах сигналов распространения. [2]
 |
Схема выполнения неповторяющейся подпрограммы ( а, повторяющейся подпрограммы ( б и повторяющейся команды ( в.| Передача информации в АЛУ микросхемы К1800ВТЗ при сдвиге влево. [3] |
При использовании схемы ускоренного переноса, для выполнения операции ASR, LSR ( рис. 10.34) ее работа блокируется. [4]
Микросхема представляет собой схему ускоренного переноса для арифметического логического узла. [5]
Микросхемы представляют собой схему ускоренного переноса и предназначены для формирования переноса при выполнении арифметических операций. [6]
Микросхема представляет собой схему ускоренного переноса ( СУП) и предназначена для формирования групповых переносов при совместном использовании с центральным процессорным элементом ( ЦПЭ) или любой другой схемой, имеющей выходы предварительного просмотра переноса. Одна схема СУП позволяет организовать 16-разрядный сумматор на ЦПЭ или 32-разрядный на арифметико-логических схемах, имеющих 4 разряда. ИС имеет 17 информационных входов, 8 информационных выходов и 1 управляющих вход, который позволяет управлять выходом самого старшего переноса, переводя его в третье состояние. [7]
Микросхема представляет собой схему ускоренного переноса ( СУП) и предназначена для формирования групповых переносов при совместном использовании с центральным процессорным элементом ( ЦПЭ) или любой другой схемой, имеющей выходы предварительного просмотра переноса. Одна схема СУП позволяет организовать 16-разрядный сумматор на ЦПЭ или 32-разрядный на арифметико-логических схемах, имеющих 4 разряда. ИС имеет 17 информационных входов, 8 информационных выходов и 1 управляющий вход, который позволяет управлять выходом самого старшего переноса, переводя его в третье состояние. [8]
Микросхемы представляют собой схему ускоренного переноса. [9]
Микросхема представляет собой схему ускоренного переноса для арифметического логического узла. [10]
При W8 целесообразно использование схемы ускоренного переноса для формирования параллельного переноса по входам CD /, в противном случае по цепи CD / - CDO будет накапливаться задержка распространения сигнала CDO от секции к секции. [11]
 |
Формат микрокоманд микросхемы К584ВМ1. [12] |
Эти сигналы рассчитаны на использование схемы ускоренного переноса К1 & 5ИП4, что позволяет значительно повысить быстродействие 16-разрядного устройства. [13]
Сумматоры с предварительным просмотром по схеме ускоренного переноса поэтому часто называют быстродействующими сумматорами. [14]
При наращивании разрядности микросхемы могут соединяться по схеме ускоренного переноса или по схеме последовательного переноса. [15]
Страницы: 1 2 3