Схема - ускоренный перенос
Cтраница 3
Уменьшить время суммирования можно применением микросхем К155ИП4 ( 564ИП4), специально разработанных для организации ускоренного переноса между отдельными АЛУ, а также между группами АЛУ Со схемой ускоренного переноса время суммирования сокращается примерно до тздр. [31]
Управляющие входы СОО-СО15, SYN1 и SYN2 объединяются параллельно для всех четырех микросхем, а шины D /, 0В и IB распределены по соответствующим шинам микросхем. Схема ускоренного переноса использует вход CRI в младшей схеме и выходы CRP, CRG трех младших схем и образует выходной перенос для двух старших схем. Входной перенос CRI в младшей схеме определяется предыдущей логикой, входным переносом второй схемы является выходной перенос CRO младшей схемы. Выходным переносом всего блока АЛУ является выходной перенос CRO со старшей схемы. MBS каждой младшей схемы соединен со входом LBS следующей. Во время всех операций сдвига сигналы MBS старшей схемы выдают также состояние двигателя. Сигналы ZD микросхемы с помощью операции И формируют нули в АЛУ. Переполнение старшей схемы является переполнением АЛУ. Все выходы состояния АЛУ могут быть использованы при выполнении микрокоманды. [32]
В каждом ЦПЭ формируются сигналы подготовки сквозного переноса, которые подаются в схему ускоренного переноса, а она в свою очередь вырабатывает сигналы переносов, поступающие в ЦПЭ. Если в каждом разряде 1, то сигнал подготовки также 1 и через данную секцию происходит перенос от младшей к старшей. Так как схема ускоренного переноса генерирует сигналы переносов во все ЦПЭ одновременно вне зависимости от разрядности, то время суммирования многоразрядных слов существенно сокращается по сравнению с последовательным межсекционным переносом. [33]
Микросхема представляет собой 8-разрядный адресный микропроцессор. Предназначена для арифметической обработки информации, выполнения операций сдвига и может быть использована в качестве составной части процессора универсальных и специализированных ЭВМ. В состав ИС входят трехвходовая схема АЛУ со схемой ускоренного переноса, 4 регистра, 4 мультиплексора, 2 сдвиговых мультиплексора, программируемая логическая матрица, регистр микрокоманд, 2 входные 8-разрядные магистрали, двунаправленная 8-разрядная магистраль, выходная 8-разрядная магистраль, 9-разрядная магистраль микрокоманд, 3-разрядная магистраль признаков. [34]
 |
Применение стандартных ПЗУ. [35] |
Главным узлом микропроцессора служит арифметико-логическое устройство - АЛУ. Кроме АЛУ, в микропроцессор входят схемы проверки на четность, цифровые компараторы, схемы ускоренного переноса. [36]
На инвертирование выхода мультиплексора требуется максимальная задержка в 10 не. Они представляют собой сумму 55 не на генерирование выходов стандартного ускоренного переноса, 20 не на саму схему ускоренного переноса, 10 не на вентиль разрешения переноса и 15 не на время сохранения переноса. Поэтому на фазу выполнения следует отвести 15 35 10 100 160 не. [37]
Отдельные операции можно достаточно просто осуществить с помощью схем среднего уровня интеграции. В качестве примера на рис. 1.11 показана структурная схема устройства, выполняющего аппаратное умножение двух 16-битовых операндов и округление результата до 16 бит. Схема включает в себя 8-разрядные регистры хранения и сдвига Pel - Ргб, 4-разрядные арифметическо-логические устройства АЛУ1 - АЛУ4 со схемой ускоренного переноса СУП, счетчик тактов Сч, дешифратор адресов и тактов ДШАТ, двунаправленный буфер данных БД и буфер адресов Б А. Применяется алгоритм умножения со сдвигом сомножителя, находящегося в Рг1, Рг2, и суммы в Рг5, Ргб. Все регистры адресуются как ячейки памяти и занимают 6 байт адресного пространства. Устройство связывается с магистралью процессора К580ИК80 и работает на его тактовой частоте 2 МГц. Заметим, что программное умножение в этом формате для К580ИК80 длится около 500 мкс. Однако реальный выигрыш не так велик, поскольку следует учесть время, необходимое для загрузки исходных данных и считывания результата. [38]
Арифметико-логическое устройство способ-к) выполнять арифметические и логические итерации, включая двоичное сложение в до-юлнительном коде, прибавление и вычитание, юразрядное логическое сложение и умноже-ше, поразрядное исключающее ИЛИ-НЕ иМО М1 КО М юразрядное логическое дополнение. Результат ии рации АЛУ может быть записан в аккуму - ( ятор или в один из регистров СОЗУ. Линии входа i выхода переноса ( С / и СО) предназначены UIH обеспечения нормального распространения оследовательного переноса. Данные на выхо - ( ы СО и RO поступают через два буферных силителя ( на три состояния каждый), причем азрешается выдача либо только на СО, либо олько на RO. Кроме того, стандартные выхо - u i для схем ускоренного переноса А и У по-поляют получить ускоренный перенос для фоизвольной длины слова. [39]
Страницы: 1 2 3