Схема - регистр
Cтраница 4
На рис. 3.21 показана схема регистра цифрового интегратора. [46]
 |
Схема двухтактного феррит-диодного. регистра.| Схема двухтактного феррит-тра. нзисторного регистра сдвига. [47] |
На рис. 5.18 представлена схема простейшего двухтактного феррит-диодного регистра. [48]
 |
Функциональная схема ( а и временная диаграмма ( б одноразрядного накапливающего сумматора. [49] |
На рис. XIV-5 приведена схема четырехразрядного регистра параллельного действия. [50]
Существенным недостатком описанных выше схем регистров является невозможность продвижения в регистре числа с большим количеством единиц. Причина этого - резкое увеличение сопротивления цепи последовательно включенных обмоток продвигающих импульсов при одновременном перемагничивании большого числа торов. [51]
 |
Схема, совмещающая регистр памяти и регистр сдвига влево. [52] |
Возможно совмещение в одной схеме регистра памяти и регистра сдвига. На рис. 4.40 представлена схема, выполняющая функции четырехразрядного регистра памяти и четырехразрядного регистра сдвига влево. В каждом разряде регистра использован D-триггер с двумя D-вхо-дами и двумя управляющими F-входами. При подаче V О D-входы, используемые в схеме сдвига, отключаются и схема превращается в схему регистра памяти с однофазными входами и парафазными выходами. При подаче F2 1 разрешается прием информации, поступающей на входы в параллельной форме, и при подаче разрешения на вход синхронизации С передается в регистр. Если подается V 1, то схема превращается в схему регистра сдвига влево. В такой схеме прием информации осуществляется параллельно, а выдача либо последовательно, либо параллельно. [53]
 |
Схема, совмещающая регистр памяти и регистр сдвига влево. [54] |
Возможно совмещение в одной схеме регистра памяти и регистра сдвига. На рис. 4.40 представлена схема, выполняющая функции четырехразрядного регистра памяти и четырехразрядного регистра сдвига влево. При подаче V О D-входы, используемые в схеме сдвига, отключаются и схема превращается в схему регистра памяти с однофазными входами и парафазными выходами. При подаче V2 1 разрешается прием информации, поступающей на входы в параллельной форме, и при подаче разрешения на вход синхронизации С передается в регистр. Если подается V - 1, то схема превращается в схему регистра сдвига влево. В такой схеме прием информации осуществляется параллельно, а выдача либо последовательно, либо параллельно. [55]
Из приведенной на рис. 4.2 схемы регистра видно, что для реализации одного разряда регистра требуется значительное количество оборудования: три схемы И, одна схема ИЛИ и триггер. [56]
Аналогичным образом может быть построена схема регистра для сдвига кода на произвольное число вправо. [57]
 |
Параллельный регистр на однофазных триггерах. [58] |
Таким образом, вторая разновидность схемы регистра на триггерах D-типа обеспечивает надежную и устойчивую запись информации. [59]
Наличие этого сигнала обеспечивает установку схемы регистра в исходное состояние, если по каким-либо причинам один или несколько триггеров регистра не были установлены в исходное состояние после освобождения регистра при предыдущем соединении, что исключает влияние импульсов помех, которые могут попасть в регистр до начала приема импульсов набора. Одновременно при поступлении нулевого потенциала включается кипп-реле КР, контролирующее время занятия регистра. [60]
Страницы: 1 2 3 4 5