Схема - регулировка - время
Cтраница 1
 |
Соединение основных функциональных блоков. [1] |
Схема регулировки времени служит для ограничения времени. По истечении этого срока работа импульсного генератора прекращается. Продолжительность цикла вычисления устанавливается введением в устройство числа извне. [2]
Схема регулировки времени состоит из четырех десятичных счетчиков, включенных как обратный синхронный счетчик. [3]
По сравнению с рис. 3, е заменены схемы регулировки времени и выходной интегратор. [4]
Буквами а, Ь, с обозначены входы схемы регулировки времени импульсного генератора и выходного интегратора. Пятый пакет подключает цепь установки на нуль. [5]
 |
Электрическая схема переключателя операций. [6] |
При сложении нескольких слагаемых желательно, чтобы цепь выбора после получения частичной суммы автоматически устанавливалась на схему регулировки времени. [7]
 |
Общий вид электронной цифровой логарифмической линейки. [8] |
Основными функциональными частями линейки являются ( рис. 2): импульсный генератор ( с возможностью выбора частоты); схема регулировки времени; выходной интегратор. [9]
 |
Общий вид электронной цифровой логарифмической линейки. [10] |
Основными функциональными частями линейки являются ( рис. 2): импульсный генератор ( с возможностью выбора частоты); схема регулировки времени; выходной интегратор. [11]
Обобщая, функцию можно описать так: для X 1, Y - О, Z О отображается состояние схемы регулировки времени; для X О, У - 1, Z 0 отображается состояние счетчика-интегратора импульсного генератора; для А О, Уь0, Z-1 отображается состояние выходного интегратора. [12]
На выходе логического элемента 1 будет сигнал, соответствующий логической 1, когда на всех ( прямых) выходах схемы регулировки времени присутствуют сигналы, соответствующие логическо - Рпс. [13]
 |
Соединение основных функциональных блоков. [14] |
Основные функциональные блоки соединены согласно рис. 3, а. В схему регулировки времени вводится сначала одно из слагаемых Л ь а по окончании вычислительного цикла оно переводится в выходной интегратор. Слагаемое представляется количеством импульсов, производящих сброс схемы регулировки времени и одновременно устанавливающих интегратор в состояние, соответствующее данному числу. Таким же образом в выходной интегратор переводится следующее слагаемое Х2, в результате чего выходной интегратор оказывается в состоянии Z A j X2 - Количество слагаемых при этом произвольно. [15]
Страницы: 1 2