Реверсивный двоичный счетчик
Cтраница 2
Схема на рис. 4.42 иллюстрирует метод каскадирования одноразрядных реверсивных двоичных счетчиков. [16]
 |
Реверсивный двоичный счетчик. [17] |
На рис. 3.36, а приведена функциональная схема трехразрядного реверсивного двоичного счетчика на / / ( - триггерах с последовательным переносом. Межразрядные связи выполнены на элементах И-ИЛИ-ИЕ. [18]
 |
Принципиальные схемы дешифраторов на три входа. [19] |
На лабораторной панели ( рис. 8.4) размещены: четырехразрядный реверсивный двоичный счетчик К155ИЕ7, два четырехразрядных сдвиговых регистра К155ИР1, набор логических элементов И-НЕ ( К155ЛАЗ) и ИЛИ-НЕ ( К155ЛЕ1), а также тумблеры и кнопки управления режимом работы цифровых устройств. Состояние триггеров счетчика и регистров индицируется светодиодами. [20]
 |
Блок-схема реверсивного двоичного счетчика.| Блок-схема реверсивной декады. Обе системы счетных связей построены по типу О42 О43. [21] |
На блок-схеме рис. 93 условно показаны счетные связи четырех каскадного реверсивного двоичного счетчика. [22]
 |
Электрическая схема элемента сравнения. [23] |
Временные импульсы от генератора временных импульсов подаются на один из входов реверсивного двоичного счетчика РДВС, управляющего через промежуточный усилитель реле Р, контакты которого ( см. рис. 2.6) замыкают или размыкают резистор R, изменяя этим заданное значение температуры на 0 005 С. Следующий импульс поступает на кольцевой реверсивный десятичный счетчик КРДС регистра сотых градуса. К выходам дешифратора через схему индикации включен цифровой десятичный индикатор 0 01 С. [24]
 |
Схема преобразователя, построенного на принципе следящего кодирования. [25] |
Преобразователь следящего кодирования показам на рис. 15.2. Здесь вместо триггерного регистра и коммутатора используется реверсивный двоичный счетчик СчР, который производит сложение или вычитание импульсов, поступающих на его выход от генератора импульсов ГИ, в зависимости от знака выходного Напряжения усилителя У. Переключение счетчика производится блоком сравнения БС. [26]
Погрешность, как и в предыдущих схемах, зависит от стабильности органа сравнения и числа разрядов реверсивного двоичного счетчика. [27]
ЭЛТ, можно отобразить за время около 20 мкс с помощью дискретного генератора векторов, структурная схема которого показана на рис. 3.27. От буферного устройства управления на реверсивные двоичные счетчики приращений х и у поступает код, определяющий начальную точку 1вектора, а на компараторы - код конечной его точки. Счетчики с высокой скоростью считают импульсы тактового генератора до момента совпадения с числом, хранящимся в компараторе. Поскольку они выполняют свои функции быстрее, чем современные устройства памяти, время формирования вектора может быть уменьшено, по крайней мере, раз в 10 по сравнению с графическим УО, осуществляющим построение линии по точкам. [28]
 |
Блок-схема струйного цифрового временного программного задатчика. [29] |
Сигнал от генератора Г2 подается через элемент конъюнкции Я2 на вход двоичного счетчика, а сигналы / и Г3 подаются через элементы коньюн-кции Hv и Я3 соответственно на плюсовой и минусовой входы реверсивного двоичного счетчика. Выход этого счетчика является выходным кодом программного задатчика в целом. Кроме того, этот выход, просуммированный с показаниями двоичного счетчика, поступает на один из двух входов блока сравнения. Вторым входом блока сравнения является код длительности участка программы, поступающий через собирательную схему от одного из вентилей Въ В2 В3, входами которых являются тумблерные или кнопочные за-датчики кодов. Разрешения на передачу сигналов получают с выходов обегающего устройства на три положения, управляемого блоком сравнения. [30]
Страницы: 1 2 3