Управляющий транзистор

Cтраница 1

Управляющие транзисторы VTn3, VT lt имеют канал л-типа. В режиме хранения элемент памяти потребляет ничтожно малую мощность ( десятки пиковатт), что является важнейшим преимуществом БИС памяти на комплементарных структурах. [1]

Схема транзисторного реле-регулятора РР-350. [2]

Управляющий транзистор Т2 открыт, так как его Э - Б переход включен в цепь () АБ, ВЗ, резистор R9, диод Д1, Э - Б переход транзистора Т2, резистор R7, масса, клемма ( -) АБ. [3]

Принципиальная схема усилителя, изображенного на 15 - 9. [4]

Управляющий транзистор находится в цепи фазового детектора, который управляет каждым плечом магнитного усилителя. Процесс управления протекает так же, как при управлении переменным током. [5]

Управляющий транзистор защищен от перегрузки диодами Д, Д2, включенными встречно. Диоды выпрямителя Д, Д4 и ряд ЛС-звепьев задают постоянные времени компрессора. [6]

Управляющий транзистор VT5 следует выбрать с наиболее высоким статическим коэффициентом передачи тока, так как от этого существенно зависит выходное сопротивление стабилизатора. [7]

Если управляющий транзистор, нагруженный только на одну базу, закрыт, ток порядка 5 ма, потребляемый коллекторным сопротивлением нагрузки, питается базой управляемого транзистора. Базовое напряжение при Iв 5 ма составляет - 0 65 в, таким образом, мощность, рассеиваемая базой, равна 0 65 0 005 3 3 мет. Так как коллекторное напряжение при управляющем токе базы 5 ма становится меньше 0 04 в ( фиг. Поскольку для транзистора установлена общая мощность рассеяния, равная 30 мет при 25 С, рассмотренный режим все же допустим при полученной величине мощности рассеяния и высоком управляющем токе базы. Единственным следствием такого высокого управляющего тока базы является незначительное увеличение времени хранения. [8]

Нагрузочный МДП транзистор, работающий в пологой области.| Характеристики ивых. ( Увх для случая, когда истоки соединены с подложкой. [9]

Когда управляющий транзистор закрывается, нагрузочный транзистор также закрывается и его сопротивление резко возрастает. [10]

Схемы логических цепочек И ( а и. ИЛИ ( б на транзисторах и их комбинированное включение для управления переключением триггера с непосредственной связью ( с. [11]

Комбинированное соединение управляющих транзисторов позволяет создать любую зависимость переключения устройства от управляющих импульсов. [12]

Потенциально-импульсная ячейка. [13]

При насыщении управляющего транзистора Ts конденсаторы Ci и С2 через диодные ключи Ц и Да подключаются между шиной земля и базами соответствующих транзисторов триггера. За счет разряда емкости конденсатора С2 имеет место интенсивная экстракция неосновных носителей из области базы насыщенного транзистора Т2, обеспечивающая быстрое восстановление запирающих свойств его коллекторного перехода. [14]

Характеристики ВЫХ БХ.| МДП инвертор с емкостной нагрузкой. а - эквивалентная схема. б - траектория перемещения рабочей точки управляющего транзистора. [15]

Страницы: 1 2 3 4 5