Управляющий транзистор

Cтраница 2

При отпирании управляющего транзистора TI конденсатор Сн полностью разряжается. Этот процесс протекает сравнительно быстро. При запирании TI конденсатор заряжается через нагрузочный транзистор, который всегда работает в пологой области, так как его затвор соединен со стоком. [16]

Один или несколько управляющих транзисторов, каждый из которых может находиться в проводящем или непроводящем состоянии, представляет собой источник информации для последующих транзисторов, подключенных к его выходу. [17]

Действие на входах параллельно соединенных управляющих транзисторов VTl и VT2 низкого уровня напряжения С / х С / 0 обусловливает их закрытое состояние. [18]

К шинам столбца подключают управляющие транзисторы, генераторы тока и усилители считывания, как показано на рис. 9.17. При считывании ток / ыб. Таким образом получают большой ток считывания, обеспечивающий быстрый заряд емкостей шин столбцов и малое время считывания. Время записи мало вследствие малой, очень близкой к единице, степени насыщения транзисторов в элементах памяти. [19]

С / о, то открывается соответствующий управляющий транзистор ( УТ1 или VT2), а связанный с ним нагрузочный ( VT3 или VT4) закрывается. [20]

Назначение выводов: 1 - эмиттер прямого управляющего транзистора; 2-коллектор прямого управляющего транзистора; 3 - вход детектора размагниченности; 4 - вход управления низким уровнем напряжения отключения; 5-напряжение питания; 6-вход для подключения резистора, устанавливающего ток основного источника тока; 7-вход считывания напряжения обратной связи; 8 - выход стабилизации усилителя ошибки; 9 - вход установки коэффициента заполнения; 10-вывод для подключения емкости генератора; 11 - вход внешней синхронизации; 12 - вход плавного старта; 13 - вход защиты от тока перегрузки; 14 - общий; / 5 - эмиттер обратного управляющего транзистора; 16 - коллектор обратного управляющего транзистора. [21]

Точка Б на рис. 7.51 6 - управляющий транзистор открыт. [22]

При подаче отрицательного напряжения во входную цепь управляющих транзисторов происходит включение р-канального транзистора. Так как отсутствует эффективная шун-тировка эмиттерного перехода верхнего транзистора, в р-л-р-п - струк-туре развивается регенеративный процесс, приводящий к полному отпиранию структуры МСТ. [23]

В базовом элементе И-НЕ ( рис. 5.29) управляющие транзисторы VTV и VT2 соединены последовательно, а нагрузочные - параллельно. [24]

Транзистор Т1 является ключом в схеме, Т2 - управляющий транзистор, ТЗ - нагрузочный. При открытом ключе Т1 конденсатор Cl заряжается входным сигналом до уровня этого сигнала. При размыкании ключа Т1 на емкости сохраняется напряжение уровня 1 или О, поддерживая транзистор Т2 в закрытом или открытом состоянии. Выходной сигнал снимается со стока транзистора Т2, так что конденсатор С1 никогда не шунтируется нагрузкой. [25]

Одновременно при уменьшении размеров элементов, а следовательно и управляющих транзисторов, напряжение на них уменьшается. С другой стороны, уменьшение размеров элементов ведет к более эффективному использованию площади кремниевой структуры. Следовательно, существует некоторый оптимум по геометрическим размерам. При d - 0 62 мкм ( Aete 0 155 мкм) оптимальными размерами перфорации являются 25X25 мкм при периоде 41 мкм. [26]

В схеме ( рис. 5.13) затворы и стоки управляющего транзистора VTl с индуцированным - каналом и нагрузочного VT2 с р-каналом объединены. Подложки обоих транзисторов соединены с истоками, благодаря чему исключается отпирание / - и-переходов, изолирующих каналы транзисторов от их подложек. [27]

Из рассмотрения статических режимов работы инверторов известно, что сопротивление канала проводящего управляющего транзистора должно быть по крайней мере раз в 20 меньше, чем сопротивление нагрузки. [29]

Принцип подачи импульсного питания с помощью переключателя на транзисторный запоминающий элемент.| Электрическая схема запоминающего элемента на униполярных транзисторах с дополнительной симметрией. [30]

Страницы: 1 2 3 4 5