Логический адрес

Cтраница 1

Логический адрес, состоящий из номера канала и номера устройства в канале. [1]

Логический адрес подразделяется соответственно на поле индекса сегмента, поле индекса страницы и поле индекса байта. [2]

Логические адреса перекодируются в истинные адреса с помощью двух таблиц перекодировки: таблицы сегментов и таблицы страниц, отображающих текущее распределение действительно установленной памяти. Действительно установленная память распределяется на блоки страниц -, в которых ячейки с истинными адресами располагаются последовательно в преде лах страницы. [3]

Логический адрес, заданный полями Ха, В2 и D2, перекодируется с помощью средств динамической переадресации независимо от того, указана ли переадресация в PSW, а также независимо от того, задан ли в PSW режим ВС или ЕС. [4]

Процедура обращения к страничной виртуальной памяти. [5]

Логический адрес, вырабатываемый процессором для системы сегментной виртуальной памяти, состоит из номера сегмента и смещения. [6]

Логический адрес подразделяется соответственно на поле индекса сегмента, поле индекса страницы и поле индекса байтов. [7]

Логические адреса преобразуются в реальные с помощью двух таблиц переадресации: таблицы сегментов и таблицы страниц, которые отражают текущее распределение реальной памяти. Реальная память распределяется страницами. В пределах страницы байтам присваивается непрерывная последовательность логических адресов. Страницы в реальной памяти могут не примыкать друг к другу, если даже они имеют после-довальные логические адреса. [8]

Логический адрес, заданный полями Х2, В2 и D2, подвергается динамической переадресации независимо от того, какой режим управления задан в PSW и задана ли в PSW динамическая переадресация. Преобразование адреса выполняется в соответствии с содержимым управляющих регистров 0 и 1, однако буфер быстрой переадресации ( TLB) не используется. В результате 24-битовый реальный адрес заносится в позиции 8 - 31 общего регистра, заданного полем Ri, а в позиции 0 - 7 регистра заносятся нули. Преобразованный адрес не проверяется на корректность и с точки зрения нарушения защиты. [9]

Логический адрес ввода-вывода, заданный в команде SIO, преобразуется с использованием таблиц преобразования адресов ввода-вывода, ссылки на которые расположены в дескрипторе. В результате определяются адреса соответствующих логических канала и подканала. [10]

Абсолютные, истинные и логические адреса различают по виду преобразований, которым подвергается адрес при обращении к памяти. [11]

Источники логического адреса для различных типов обращения к памяти приведены в табл. 1.14. Команды всегда выбираются из текущего сегмента кода в соответствии с логическим адресом CS: IP. Стековые команды всегда обращаются к текущему сегменту стека по адресу SS: SP. Если при вычислении адреса ЕА используется регистр ВР, то обращение производится также к стековому сегменту. В последнем случае принцип стека первый пришел - последний вышел игнорируется и ячейки стекового сегмента рассматриваются как ОЗУ с произвольной выборкой, что обеспечивает большую гибкость в использовании этих ячеек. [12]

Часть логического адреса, называемая индексом страницы, используется для выборки соответствующей строки из таблицы страниц. Формат строки зависит от размера страницы. [13]

Часть логического адреса, содержащая индекс сегмента, ис - пользуется для выбора строки из таблицы сегментов, которая определяет таблицу страниц, участвующую в формировании истинного адреса. Адрес строки в таблице сегментов получается путем присоединения к содержимому битов 8 - 25 управляющего регистра 1 шести младших нулевых битов и прибавления к полученному коду кода индекса сегмента. При этом младший бит кода индекса сегмента располагается на позиции, соответствующей биту 29 адреса таблицы сегментов. [14]

Часть логического адреса, содержащая код индекса страницы, совместно с адресом таблицы страниц, полученным из строки таблицы сегментов, используется для выборки строки из таблицы страниц. Адрес этой строки вычисляется путем присоединения трех младших битов, содержащих нули, к битам 8 - 28 строки таблицы сегментов и сложения полученного кода с кодом индекса страницы. При сложении младший бит кода индекса страницы соответствует биту 30 адреса таблицы страниц. [15]

Страницы: 1 2 3 4