Логический адрес

Cтраница 2

Преобразование логических адресов в физические является операцией, которую сопроцессору МС68851 приходится выполнять особенно часто; поэтому архитектура УУСП оптимизирована с точки зрения выполнения этой операции, и ее выполнение требует минимального вмешательства процессора. Логический адрес, обрабатываемый МС68851, состоит из 32-разрядного входного логического адреса и 4-разрядного функционального кода. TLM представляет собой очень высокоскоростную полностью ассоциативную кэш-память, с 64 записями, в которой находятся дескрипторы страниц, использовавшихся в последнее время. Если нужного дескриптора в TLM не оказывается, прекращается выполнение шинного цикла логического главного устройства шины и МС68851 выполняет шинный цикл, в ходе которого осуществляется поиск в преобразовательной таблице, находящейся в физической памяти. Преобразовательная таблица - это размещенная в основной памяти иерархическая структура, на нижнем уровне которой находятся дескрипторы страниц, управляющие преобразованием логических адресов в физические. Имеющиеся в составе МС68851 64-разрядные регистры указателей первичных корней ( см. рис. 1) указывают на заголовки этих преобразовательных таблиц. [16]

Множество логических адресов образует сегментированное адресное пространство логической памяти, состоящей из ряда изолированных друг от друга частей-сегментов. Селектор может рассматриваться как указатель сегмента. Каждый сегмент хранит функционально законченную часть объектного кода или отдельный набор данных к нему. Отдельный сегмент должен быть отведен для стека той или иной программы. В общем случае сегментированная память отображает модульную организацию программ, что может быть использовано для поддержки модульного программирования. Размер логического сегмента не фиксирован и зависит от его конкретного функционального назначения. [17]

Преобразование логических адресов ввода-вывода в абсолютные выполняется с помощью таблицы каналов и таблиц устройств, ссылки на которые расположены в дескрипторе. Сначала с помощью логического адреса канала ( старшая часть логического адреса ввода-вывода), используемого как индекс, из таблицы каналов извлекается строка, содержащая абсолютный адрес канала, биты достоверности строки таблицы каналов и абсолютный адрес соответствующей данному каналу таблицы устройств. Затем с помощью логического адреса внешнего устройства ( младшая часть логического адреса ввода-вывода), используемого как индекс, из таблицы устройств извлекается строка, содержащая абсолютный адрес подканала и биты достоверности строки таблицы устройств. [18]

Второй компонент логического адреса - смещение - определяет расстояние от начала сегмента до объекта, расположенного внутри него. Разрядность данной компоненты определяет максимально возможный размер сегмента 64К байт. [19]

Процесс переадресации. [20]

При динамической переадресации логический адрес интерпретируется в зависимости от размера сегмента и размера страницы. Если биты 8 - 9 или 11 - 12 содержат недопустимый код или если бит 10 равен 1, то распознается особый случай спецификации переадресации и операция подавляется. [21]

При реализации программы логические адреса опознаются и отображаются в реальные. [22]

В ситуации 6 логический адрес команды в PSW заменен не был, однако соответствующий реальный адрес после изменения стал другим. [23]

В системе Банк логический адрес текущей записи запоминается в ячейке DIRECT REFERENCE, откуда она может быть передана в рабочую ячейку прикладной программы средствами используемого языка. [24]

В старших разрядах логического адреса указывается уровень доступа, и в каждом шинном цикле, выполняемом под управлением главного устройства, УУСП проверяет допустимость запрашиваемых уровней приоритета. Таким образом, восемь уровней защиты используют биты 29 - 31 логического адреса в качестве битов уровня обращения, указывающих уровень защищенности программного модуля, а не в качестве указателя доступа к таблице преобразования адресов. Если биты уровня обращения указывают на приоритет с большим номером, чем тот, который хранится в регистре текущего уровня обращения в УУСП, и предпринимается попытка обращения к пользовательскому адресному пространству, УУСП вырабатывает сигнал шинной ошибки и цикл прерывается. [25]

Старшие три разряда логического адреса, принимаемого по ШАД, определяют, какая именно из восьми пар регистров РАС / РОС для каждого режима будет использоваться. Содержимое выбранного регистра РАС или РОС поступает на вход сумматора, на другой вход поступают разряды 12 - 6 логического адреса. [26]

Микросхема осуществляет преобразование 16-разрядных логических адресов в 18 - либо 22-разрядные физические адреса. [27]

Микросхема осуществляет преобразование 16-разрядных логических адресов в 18 - либо 22-разрядные физические адреса. Это обеспечивает расширение объема адресуемой памяти с 64 до 256К байт либо до 4М байт соответственно. [28]

Базовый адрес является логическим адресом области основной памяти ( программ или данных) размером 4096 байт. Базовый адрес позволяет адресовать всю основную память, поэтому может быть использован как средство определения границ массивов программы или данных в основной памяти. [29]

При обращении к памяти логические адреса с помощью таблиц переадресации динамически преобразуются в реальные. Адреса образуют группы, называемые страницами. Адреса, относящиеся к одной странице, подвергаются одному и тому же численному преобразованию. [30]

Страницы: 1 2 3 4