Адресация - регистр
Cтраница 1
 |
ПДП-контроллер как часть микро - ЭВМ. [1] |
Адресация регистров ПДП-контроллера может осуществляться программным способом. Во время прямого доступа к памяти ПДП-контроллер берет на себя управление системной шиной, DMAREQ - ЗАПРОС НА ПДП, DMACK - РАЗРЕШЕНИЕ ПДП, AR - регистр адреса, CR - регистр счета, SR - регистр состояния. [2]
Для адресации регистров общего назначения и аккумулятора используется укороченное адресное поле длиной 3 бита. С помощью слова такой длины можно различать максимум 23 8 регистров. [3]
Для адресации регистров внешних устройств отведено 4К слов оперативной памяти. Данные также могут передаваться от одного буферного регистра в другой через ОШ, обходя центральный процессор ( его регистры) полностью. Благодаря этому при организации ввода-вывода не возникает прерываний и общая производительность процессора увеличивается. [4]
 |
Схема порта ввода.| Схема порта вывода. [5] |
Роль адресации регистра выполняет логика выборки кристаллов. При использовании строба IOWC данные могут фиксироваться его низким уровнем напряжения, при стробе AIOWC они должны восприниматься только по его фронту. [6]
 |
Обобщенная структура ИВК с интерфейсом общая шина с магистральной структурой. [7] |
Общая схема адресации регистров ПУ и ячеек оперативной памяти характерна для интерфейса ОШ. Каждому регистру ПУ присваивается индивидуальный адрес, аналогичный адресу ячейки ОЗУ, что позволяет использовать весь комплект адресных команд процессора для организации операций ввода-вывода. Процессор рассматривает регистры ПУ как активные ячейки ОЗУ и обращается к ним с помощью адресных команд. Это исключает необходимость иметь специальные команды ввода-вывода. Кроме того, процессор может оперировать с данными из регистров ввода-вывода без предварительной пересылки их в память или в свои регистры. [8]
Интерфейс ОШ имеет общую схему адресации регистров периферийных устройств и ячеек оперативной памяти. Каждому регистру периферийного устройства присваивается индивидуальный адрес, аналогичный адресу ячейки ОЗУ, что позволяет использовать весь комплект адресных команд процессора для организации операций ввода-вывода. [9]
 |
Базовая структура комплексов СМ ЭВМ. [10] |
Интерфейс с однотипной структурой имеет общую схему адресации регистров периферийных устройств и ячеек оперативной памяти, что позволяет использовать весь комплект адресных команд процессора для выполнения операций ввода-вывода. [11]
Функциональная неоднородность RSEG связана с широким использованием неявной ( подразумеваемой) адресации регистров, которая, в свою очередь, определяется стремлением к созданию коротких программ. Функциональная специализация затрудняет программирование, так как требует учета особенностей организации регистрового набора, присущих данному МП. Однако в результате объектный код команд исполняется быстрее и для его хранения требуется меньшая память. [12]
Процессор обнаруживает ошибки в инструкциях, связанные с недозволенным использованием резервных инструкций или неправильной адресацией регистров. Всякое обнаружение ошибки сопровождается переходом на соответствующую программу обслуживания. Аналогичным образом процессор автоматически следит за переполнением стека и отказом питания, вызывая переход на соответствующие программы обслуживания ошибочных ситуаций. [13]
При программировании на языке ассемблер используются неявный, непосредственный, прямой и косвенный методы адресации; причем для адресации регистров в МПП - только прямой, а для адресации ячеек ОП - прямой, косвенный и смешанный непосредственный методы. [14]
 |
Пример отображения участка виртуальной в физическую память. [15] |
Страницы: 1 2 3