Запоминающий триггер
Cтраница 1
 |
Графы триггеров-генераторов. [1] |
Запоминающие триггеры ( памяти) содержат обязательно три сочетания переходов: О, 1 и 3, поэтому не могут быть получены на триггерах с одним входом. [2]
Запоминающие триггеры на туннельных диодах могут одновременно выполнять и функцию схем совпадения, и функцию адресных триггеров цифрового спектрометра. [3]
При этом количество запоминающих триггеров должно быть в два раза больше числа разрядов слова. При записи последовательно-параллельным кодом обычно требуется столько пар основных и дополнительных регистров промежуточного хранения, сколько разрядов имеет параллельный код, которым записывается слово. [4]
Сигнал сброса подается на запоминающий триггер после регистрации результатов измерения. [5]
Сдвигающий регистр имеет количество запоминающих триггеров, соответствующее тому числу, которое должно быть зафиксировано в счетчике. Сколько импульсов поступит на вход триггера со счетным входом, столько триггеров переключится в состояние, противоположное исходному. [6]
 |
Счетный триггер. [7] |
Затем по сигналу приема, разрешающему прием символов, происходит опрокидывание соответствующих запоминающих триггеров регистра. Код, принятый регистром, хранится в нем до тех пор, пока он не будет погашен. Слово может выдаваться по сигналу выдачи прямого или обратного-кода в зависимости от того, с какого выхода запоминающего триггера будут сниматься сигналы. [8]
 |
Квазистатический триггер. [9] |
В отсутствие управляющего сигнала транзисторы Ть и Т6 замкнуты ( Vl) и инверторы на транзисторах 7 и Т2, Т3 и Tt образуют обычный запоминающий триггер, состояние которого может сохраняться неограниченно долго. Одновременно разомкнут транзистор Т7 и входной сигнал D не может воздействовать на триггер. [10]
Анализ режимов работы производим для удобства на статическом триггере на комплементарных структурах с одноплечевым управлением ( рис. 2, а), однако все выводы могут быть распространены на другие типы статических запоминающих триггеров на МДП-структурах. [11]
Регистры последовательного действия строятся по принципу двухтактного управления и имеют дополнительный регистр для промежуточного хранения сдвигаемого слова. В этом случае один набор запоминающих триггеров образует основной регистр, а другой набор - регистр промежуточного хранения. [12]
В блоках Б31П и Б32П арифметического устройства порядков запоминаются коды порядков чисел. Эти блоки состоят каждый из пяти запоминающих триггеров кода порядков, одной триггерной ячейки для запоминания кода числа, вентилей входа и выхода и фиксирующей схемы. Фиксирующая схема служит для выдачи управляющих потенциалов, когда одно из чисел порядков мало и не может быть выражено в машине при данном количестве разрядов. В этом случае продолжение данной операции приостанавливается. [13]
Схема работает следующим образом. В случае, когда напряжение реализации x ( ti) Ei, на выходе сравнивающего устройства возникает положительный импульс, который без изменения полярности поступает на левый вход запоминающего триггера. ДЦ появляется отрицательный импульс, не воздействующий на схему - совпадений. Если в момент ii t напряжение реализации x ( ti r) E2, то на выходе сравнивающего устройства 2-го канала также появляется положительный импульс. В результате переброса триггера на выходе ДЦ возникает положительный импульс, поступающий на другой вход схемы совпадений. [14]
 |
Внешний вид печатной платы с БИС, поддерживающими метод граничного сканирования. [15] |
Страницы: 1 2