Запоминающий триггер - Большая Энциклопедия Нефти и Газа, статья, страница 2
Каждый, кто часто пользуется туалетной бумагой, должен посадить хотя бы одно дерево. Законы Мерфи (еще...)

Запоминающий триггер

Cтраница 2


Ячейки сканирования ( Boundary Scan Cells, BSC) размещены между каждым внешним выводом микросхемы и схемами кристалла, образующими собственно БИС. Ячейки, с одной стороны, обеспечивают прием, сохранение или выдачу тестовой информации JTAG-цепочки, а с другой - различные режимы взаимодействия между внешними контактами БИС, запоминающими триггерами ячейки BSC и основными ( внутренними) схемами кристалла. Реализация команд тестирования базируется на соответствии длины регистров приема / передачи информации ( числа BSC-ячеек) и числа тестируемых контактов БИС, а также на настройке взаимодействия разрядов этих регистров с внутренней структурой БИС или состоянием внешних контактов БИС.  [16]

На рис. 4.10 показана схема СРППС с двухтактным сдвигом информации, выполненная на однофазных D - и D-триггерах. Особенностью работы сдвигового регистра на D-триггерах ( рис. 4.10, а) является то, что перезапись состояния из основных триггеров разрядов в запоминающие происходит с инверсией кода. Например, при Q1 1 и Qn 0 импульсом TI в запоминающие триггеры будет записан код QI 0 и Qn 1 соответственно. Однако вторая инверсия кода при перезаписи информации по сигналу Тг из запоминающих триггеров разрядов в основные обеспечивает передачу информации между основными разрядами регистра в прямом коде.  [17]

Затем по сигналу приема, разрешающему прием символов, происходит опрокидывание соответствующих запоминающих триггеров регистра. Код, принятый регистром, хранится в нем до тех пор, пока он не будет погашен. Слово может выдаваться по сигналу выдачи прямого или обратного-кода в зависимости от того, с какого выхода запоминающего триггера будут сниматься сигналы.  [18]

Условное обозначение микросхемы 564ИР6 показано на рис. 3.8, в. Регистр содержит вход D для синхронного последовательного ввода информации при сдвиге вправо. Настройку на последовательный ввод информации производят установкой нуля на входе P / S - Входы и выходы запоминающих триггеров регистра при единичном сигнале на управляющем входе А / В подведены соответственно к линиям А и В ( или при нулевом сигнале на управляющем входе А / В - к линиям В и А), причем прохождение информации через линию А может быть только при единичном сигнале на входе АЕ. Единичный сигнал на входе A / S обеспечивает асинхронный режим ввода параллельного кода. Импульсы на тактирующем входе С обеспечивают прием информации при синхронном режиме ее ввода.  [19]

На рис. 4.10 показана схема СРППС с двухтактным сдвигом информации, выполненная на однофазных D - и D-триггерах. Особенностью работы сдвигового регистра на D-триггерах ( рис. 4.10, а) является то, что перезапись состояния из основных триггеров разрядов в запоминающие происходит с инверсией кода. Например, при Q1 1 и Qn 0 импульсом TI в запоминающие триггеры будет записан код QI 0 и Qn 1 соответственно. Однако вторая инверсия кода при перезаписи информации по сигналу Тг из запоминающих триггеров разрядов в основные обеспечивает передачу информации между основными разрядами регистра в прямом коде.  [20]

Схема регистра с последовательным накоплением единиц приведена на рис. 3.9 а. Регистр состоит из последовательной цепочки триггеров, соединенных между собой элементами связи, один из входов которых управляется тактирующими импульсами. Схема регистра с последовательным продвижением одной единицы приведена на рис. 3.96 и отличается от схемы регистра с последовательным накоплением единиц лишь наличием на выходе дополнительных элементов, включенных между смежными плечами запоминающих триггеров, за счет чего и обеспечивается последовательное продвижение единицы.  [21]

22 Схема выравнивания потенциала. [22]

Таким образом, только на выходе элемента И 6 фазы А соберутся три единицы и сработает элемент коммутации / / фазы А, замкнув ее на землю. По окончании интервала времени Т на выходе первого формирователя временного интервала 9 восстанавливается уровень О. На выходе его появляется единичный сигнал, который блокирует первый формирователь временного интервала и устанавливает запоминающие триггеры 3 и 4 в исходное состояние. Так как входными сигналами устройства являются напряжения фаз относительно земли, на всю сеть потребуется только одно устройство.  [23]



Страницы:      1    2