Высокий уровень - напряжение
Cтраница 3
Пороговое напряжение 1 С ор-наименьшее значение высокого уровня напряжения для положительной логики или наибольшее значение низкого уровня напряжения для отрицательной логики на входе микросхемы, при котором она переходит из одного устойчивого состояния в другое. [31]
 |
Схемы типовых ячеек биполярных оперативных ЗУ. [32] |
Сигнал записи, поступающий в виде высокого уровня напряжения на шину запись, закрывает транзисторы 7 и 7 2 триггера ячейки ЗУ. [33]
 |
Одновременное возбуждение колебаний по двум собственным формам, частоты которых отличаются в целое число раз. [34] |
По той же причине для достижения высокого уровня напряжений иногда необходимо устанавливать сопло с меньшим диаметром критического сечения. Это приводит к росту напряжений, несмотря яа уменьшение величины возбуждающей силы. Такое положение наблюдается, например, когда испытывают лопатки малых размеров на сложных формах колебаний. [35]
В схеме, реализующей операцию ИЛИ, высокий уровень напряжения на выходе появляется, если аналогичный уровень имеется хотя бы на одном из входов. Для этого транзисторы включаются по схемам повторителей напряжения. Нагрузка включается в цепь эмиттера, а выходные цепи транзисторов включаются параллельно. [36]
В схеме, осуществляющей операцию И, высокий уровень напряжения на выходе появляется лишь в случае аналогичных уровней на всех входах элемента. Для этого выходные цепи транзисторов соединяют последовательно, а выходное напряжение снимают с сопротивления нагрузки в цепи эмиттера. Если в таком элементе включить нагрузку в цепь коллектора верхнего транзистора ( как показано в табл. 20.1) и снимать с него выходное напряжение, то реализуется операция И-НЕ. [37]
В конце сдвига в регист-ре F вырабатывается высокий уровень напряжения, который включает командный цикл для подготовки выполнения микрооперации МЗ. [38]
Если на все входы этой схемы подан высокий уровень напряжения ( код 1), то эмиттеры транзистора Гм смещены в обратном направлении. При этом транзистор Г ] находится в режиме насыщения. В этом случае все транзисторные структуры многоэмиттерного транзистора находятся в инверсном активном режиме, так как их коллекторные переходы смещены в прямом направлении, а эмит-терные - в обратном. [39]
В режиме считывания усилитель считывания предварительно устанавливает высокий уровень напряжения на разрядной шине РШ. [40]
В схеме, реализующей операцию ИЛИ, высокий уровень напряжения на выходе появляется, если аналогичный уровень имеется хотя бы на одном из входов. Для этого транзисторы включаются по схемам повторителей напряжения. Нагрузка включается в цепь эмиттера, а выходные цепи транзисторов включаются параллельно. [41]
В схеме, осуществляющей операцию И, высокий уровень напряжения на выходе появляется лишь в случае аналогичных уровней на всех входах элемента. Для этого выходные цепи транзисторов соединяют последовательно, а выходное напряжение снимают с сопротивления нагрузки в цепи эмиттера. Если в таком элементе включить нагрузку в цепь коллектора верхнего транзистора ( как показано в табл. 20.1) и снимать с него выходное напряжение, то реализуется операция И-НЕ. [42]
Пороговое напряжение 1 fmp - наименьшее значение высокого уровня напряжения для положительной логики или наибольшее значение низкого уровня напряжения для отрицательной логики на входе микросхемы, при котором она переходит из одного устойчивого состояния в другое. [43]
 |
Быстродействующий переключатель тока с диодной логикой па входе. [44] |
В системе элементов машины БЭСМ-G коду 1 соответствует высокий уровень напряжения, а коду 0 - низкий уровень напряжения. Переключатель тока находится в состоянии 1, если на его прямом выходе Q - высокий уровень напряжения, а на инверсном выходе - Q - низкий, и, наоборот, переключатель тока находится в состоянии 0, если на прямом выходе Q - низкий потенциал, а на инверсном Q - высокий потенциал. [45]
Страницы: 1 2 3 4 5