Следующий тактовый импульс

Cтраница 4

При изменении сигнала Z с единицы на нуль образуется отрицательный перепад напряжения, который, будучи поданным на вход синхронизации регистра памяти RG, введет показания счетчика СТ в регистр как результат преобразования напряжения в код. С другой ( в прямом и переносном смысле) стороны, сигнал Z О, поступив на вход элемента И - НЕ, запретит прохождение следующих тактовых импульсов на вход счетчика СТ. [46]

Счетный триггер. [47]

В D-триггере J K D, т.е. помимо тактового входа имеется только один вход D. Из табл. 4.12 ( 2-я и 3-я строки) нетрудно видеть, что в D-триггере Qn i - - D, т.е. триггер запоминает сигнал на входе D в момент тактового импульса и хранит его до следующего тактового импульса. Поэтому D-триггер является элементом памяти, он находит широкое применение, в том числе в регистрах. [48]

Микро-ЭВМ общего назначения за один цикл команды выполняет только одну операцию, например сложение двух чисел. Устройство, изображенное на рис. 3.20, за один цикл команды выполняет несколько операций; например, оно осуществляет ввод из АЦ-преобразователя, умножение на константу и запоминание нового значения в своей собственной внутренней памяти до поступления следующего тактового импульса, разрешающего выборку. Таким образом, такая микро - ЭВМ может осуществлять все три необходимые для реализации цифрового фильтра операции - запоминание, умножение на константу и сложение. [49]

Условное графическое обозначение ( в., временная диаграмма действия ( б и функциональная схема ( ej распределителя импульсов на триггерах. [50]

DXU и DU, единица со входа RGJ снимается. Следующий тактовый импульс uH) Ci сдвигает единицу с первого Q1 на второй Q2 выход RG1, появляется импульсный сигнал 2 во второй цепи распределителя. [51]

Во время второго цикла считывания код знака минус из 1-го разряда регистра MR перезаписывается в тетраду сумматора и опрокидывает триггер F32 в исходное состояние. Положительный перепад напряжения с выхода A1F триггера F32 через дифференцирующую цепь, при SUB 0, опрокидывает триггер F34 в рабочее состояние. Следующий тактовый импульс S через схему К365 опрокидывает триггер F34 в исходное состояние. [52]

Допустим, что в регистр последовательно вводится, начиная с младшего разряда, двоичный код 1101, который поступает от внешнего устройства синхронно с тактовыми импульсами. С первым тактовым импульсом в триггер DD1 будет записана единица младшего разряда. Со следующим тактовым импульсом эта единица будет сдвинута в триггер DD2 и окажется на его выходе. После четырех тактовых импульсов код на выходах Q4 - QJ будет соответствовать входному коду ( рис. 12 - 2, б) и может быть считан внешним устройством. Таким образом, регистр преобразует последовательный код в параллельный. [53]

В двухтактных системах все логические элементы делятся на две группы, которые работают в разных тактах. Тогда при появлении одного из тактовых импульсов сигналы на выходах элементов одной из групп изменяются одновременно и передаются на входы последующих элементов. При появлении следующего тактового импульса у той группы элементов, у которой изменялся выходной сигнал, теперь изменяется входной. [54]

Широко распространены также D-трйггеры, предназначенные для задержки входного логического сигнала. D действует на оба элемента триггера, причем на один из них - с инвертированием сигнала. Если во время следующего тактового импульса входной сигнал D изменился, то меняется и выходной сигнал триггера. [55]

В табл. 12.1 двоичному числу 0010 на входах ЦАП соответствует сигнал 0 4 В на выходе. Это напряжение подается на вход В компаратора. Логический элемент И по-прежнему открыт и позволяет следующему тактовому импульсу достичь счетчика. Содержимое счетчика увеличивается до ООП. Эта двоичная комбинация подается на входы ЦАП. [56]

Согласно табл. 12.1, двоичному числу 0001 на выходах ЦАП соответствует сигнал 0 2 В на выходе. Это напряжение подается на вход В компаратора. Эта логическая 1 удерживает логический элемент И в открытом состоянии, и он пропускает следующий тактовый импульс к счетчику. Эта двоичная комбинация подается на входы ЦАП. [57]

Данный регистр построен на D-триггерах, последовательно соединенных друг с другом. Эти триггеры имеют внутреннюю задержку t3A, необходимую для того, чтобы сигнал с выхода предыдущего ( i - 1) - триггера попал на вход последующего. Тогда информация с ( i - 1) - триггера попадает в i-триггер только от действия следующего тактового импульса. Таким образом, наличие внутренней задержки обеспечивает при подаче тактовых сигналов одновременно на все входы С-триггеров регистра срабатывание только того триггера, на входе которого появляется новая информация. [58]

Полученное число 1000 умножается в перемножителе MPL на делитель dvs, и произведение р ( от product) сравнивается в цифровом компараторе с делимым числом dvd. Если делимое оказывается больше полученного произведения, на выходе компаратора получается нуль, который после инвертора в виде единицы записывается положительным перепадом тактового импульса в младший разряд регистра сдвига RG. Кроме того, сигнал с выхода компаратора подается на корректирующий вход регистра последовательных приближений CARG, чтобы с приходом следующего тактового импульса сохранить предыдущую единицу в старшем разряде и ввести новую единицу в соседний более младший разряд. [59]

Если информация поступает только на вход А или только на вход Б, то при считывании выходной импульс, снимаемый с обмоток wRl или wBll не может перемагнитить сердечник III в силу условия ( 4 - 1) и вызывает лишь, сигнал помехи на выходе схемы, так как несколько изменяет индукцию в сердечнике III. При наличии информации на обоих входах импульс считывания вызывает наличие тока в обеих обмотках записи & / ш и а. Таким образом, только при совпадении наличия информации на обоих входах она будет передаваться и фиксироваться сердечником III, с которого при следующем тактовом импульсе может быть считана. [60]

Страницы: 1 2 3 4 5