Цикл - обмен
Cтраница 1
Цикл обмена с устройствами ввода / вывода начинается с выставления за-датчиком кода адреса на линиях SAO... [1]
 |
Синхронный обмен по шине PCI. [2] |
Цикл обмена ( транзакция) при этом удлиняется за счет введения дополнительных тактов ожидания. Сигналы - FRAME и - DEVSEL вырабатываются аналогично случаю синхронного обмена. [3]
 |
Использование главных шин для циклов обмена управляющей информацией. [4] |
Циклы обмена управляющей информацией используются для обмена управляющей информацией между СС и другими процессорами через шины адреса и данных. Во время управляющего цикла линии шин адреса и данных используются заранее заданным образом. При этом определенные линии используются для запуска ЦП. Другие употребляются для указания режима завершения работы ТР. [5]
Циклы обмена в режиме прерываний строятся по тем же принципам, что и циклы программного обмена, но имеют ряд специфических особенностей. [6]
Циклы обмена в режиме прямого доступа к памяти выполняются по тем же правилам, что и циклы программного обмена, и циклы предоставления прерываний. [7]
 |
Организация связей в случае трехшиннои структуры. [8] |
Циклы обмена по системной магистрали сложны, и ускорять их нельзя. В результате существенного ускорения обмена процессора с памятью по магистрали добиться невозможно. [9]
Циклы обмена с памятью и с устройствами ввода / вывода различаются между собой используемыми стробами записи и чтения, а также временными задержками между сигналами. [10]
В цикл обмена ( или транзакцию) входит фаза адреса ( в начале) длительностью один такт и фаза данных длительностью в один или несколько тактов. [11]
Длительность цикла обмена может быть постоянной или переменной, но она всегда включает в себя несколько периодов сигнала тактовой частоты системы. То есть даже в идеальном случае частота чтения информации процессором и частота записи информации оказываются в несколько раз меньше тактовой частоты системы. [12]
О циклах обмена по прерываниям уже говорилось в разделе 2.2.2. При поступлении запроса прерывания на один из входов IRQ и удовлетворении этого запроса контроллер прерываний вырабатывает выходной сигнал запроса прерывания, поступающий на процессор. В ответ на это процессор запрашивает контроллер о том, прерывание с каким адресом вектора необходимо обслужить. Присваивание каждому из каналов IRQ своего номера процессор осуществляет на этапе инициализации контроллера. [13]
О циклах обмена в режиме ПДП уже говорилось в разделе 2.2.3. Получив сигнал запроса ПДП по одной из линий DRQ, контроллер формирует запрос процессору на захват шины и, получив разрешение от процессора, сообщает о предоставлении ПДП запросившему прямой доступ устройству по соответствующей линии DACK. После этого производится цикл ПДП, пересылающий данные из устройства ввода / вывода в память или наоборот. При этом сам контроллер ПДП формирует только 16 младших разрядов адреса памяти, а восемь старших разрядов содержатся в регистре страниц. Свой собственный регистр страниц соответствует каждому из каналов ПДП. [14]
О циклах обмена по магистрали ISA уже упоминалось в разделе 2.2. Здесь мы рассмотрим их несколько подробнее, на уровне, достаточном для практического использования. [15]
Страницы: 1 2 3 4