Цикл - чтение
Cтраница 2
При выполнении команды ЗАПИСЬ В ПАМЯТЬ циклы чтения информации из памяти имеют место при выборке из памяти команды и 2 байт адреса. Для записи данных в память используется один цикл записи. [16]
Оперативная память общается с системной магистралью в циклах чтения и записи, постоянная память - только в циклах чтения. Обычно в составе системы имеется несколько модулей памяти, каждый из которых работает в своей области пространства памяти. Селектор адреса как раз и определяет, какая область адресов пространства памяти отведена данному модулю памяти. Буферы данных передают данные от памяти к магистрали или от магистрали к памяти. [17]
При выполнении команды ЗАПИСЬ В ПАМЯТЬ используется больше циклов чтения информации из памяти, чем циклов записи информации в память. [18]
Для того чтобы ранее записанная информация не потерялась, в цикл чтения обычно вводят ее регенерацию. С этой целью в выбранную линию слова посылается импульс частичного тока записи / р, имеющий полярность, противоположную полярности тока чтения, который создает поле Яр / / с. Шины разрядов, которые хранили 0, возбуждения не получают. Сердечники же, хранившие ранее О, остаются в своих нулевых состояниях, так как получают только частичное возбуждение током записи слова. Таким образом осуществляется регенерация стертой после считывания информации. [19]
Для того чтобы ранее записанная информация не потерялась, в цикл чтения обычно вводят ее регенерацию. Шины разрядов, которые хранили 0, возбуждения не получают. Сердечники же, хранившие ранее О, остаются в своих нулевых состояниях, так как получают только частичное возбуждение током записи слова. Таким образом осуществляется регенерация стертой после считывания информации. [20]
Чтение кодов команд из памяти системы также производится с помощью циклов чтения. Поэтому в случае одношинной архитектуры на системной магистрали чередуются циклы чтения команд и циклы пересылки ( чтения и записи) данных, но протоколы обмена остаются неизменными независимо от того, что передается - данные или команды. В случае двух-шинной архитектуры циклы чтения команд и записи или чтения данных разделяются по разным шинам и могут выполняться одновременно. [21]
Цикл записи ( рис. 1.13, б), как и цикл чтения, начинается в такте Т1 с подачи сигнала ALE и выдачи адреса на мультиплексированную локальную шину AD15 - ADO, который фиксируется по заднему фронту ALE. В течение тактов Т1 - Т4 сигнал М / Ю указывает, к какому устройству ( ЗУ или ВУ) относится операция записи. В такте Т2 процессор выдает данные, которые должны быть записаны в адресуемое устройство. [22]
 |
Диаграмма состояний типичного машинного цикла КР580ВМ80А. [23] |
Микропроцессор переходит в состояние захват в такте ГЗ, если выполняется цикл чтения и на входе RDY сигнал высокого уровня, и в такте, следующим за ГЗ, если выполняется цикл записи. [24]
Разрешение чтения - сигнал активен ( низкий уровень) в течение цикла чтения из внешней памяти. [25]
 |
Цикл канала для режима минимального включения микропроцессора. [26] |
Все типы циклов канала могут быть объединены в два базовых цикла: цикл чтения и цикл записи. [27]
Задатчик в операции ЧТСП должен удерживать сигнал ЗА без перерыва от начала цикла чтения до конца цикла записи. Hi каких других передач по ОШ внутри последовательности ЧТ-Л ЗП не должно выполняться. [28]
Для режима опережающего чтения этот вход ( ALE) используется для инициализации цикла чтения и подключается к выходу ALE центрального процессора. [29]
После установления WR1 такт Т4 заканчивается так же, как и при выполнении цикла чтения. [30]
Страницы: 1 2 3 4