Цикл - чтение
Cтраница 3
При записи результата в память устройство управления не учитывает данные, полученные в момент фиктивного цикла чтения. Если сопроцессор сформировал результат выполнения операции, который должен быть записан в память, то устройство управления записывает его в память по предварительно сохраненному адресу. Число обращений к памяти зависит от числа слов в результате, а при фиктивном цикле чтения операнда - от типа ЦП, который определяется автоматически по сигналу системного сброса: для 16-разрядного - одно обращение; для 8-разрядного - два обращения. [31]
Оперативная память общается с системной магистралью в циклах чтения и записи, постоянная память - только в циклах чтения. Обычно в составе системы имеется несколько модулей памяти, каждый из которых работает в своей области пространства памяти. Селектор адреса как раз и определяет, какая область адресов пространства памяти отведена данному модулю памяти. Буферы данных передают данные от памяти к магистрали или от магистрали к памяти. [32]
ЦП вычисляет исполнительный адрес операнда в памяти, если в команде определена ссылка на него, затем выполняет фиктивный цикл чтения слова памяти по этому адресу. Прочитанные данные ЦП игнорируются. Сопроцессор запоминает вычисленный ЦП исполнительный адрес. [33]
Блокировка шины - сигнал активизируется в начале внешнего шинного цикла чтение-модификация-запись ( RMW), остается активным между циклами чтения и записи и переводится в неактивное состояние в конце шинного цикла записи. Если внешняя шина не используется во время командного цикла, то сигнал остается неактивным до следующего цикла RMW. Командами, которые автоматически активизируют этот сигнал, являются BSET, CLR и BCHG во время доступа к внешней памяти. [34]
Одновременно с последним формируется сигнал W ответа устройству, выставившему запрос, после чего снимается запрос Wo и на этом цикл чтения заканчивается. Wo отсутствует запрос записи. При этом дополнительно формируется сигнал записи для блока памяти. [35]
Это приводит к тому, что после завершения цикла записи сброс сигнала на линии СХЗ замедляется на время паузы и выполнения цикла чтения. Примерно так это осуществлялось в цикле ВВОД - ПАУЗА - ВЫВОД в интерфейсе Q-bus. В результате осуществляется пересылка байта информации от ЦП к ВУ. [36]
В состоянии обслуживания, когда микросхема управляет системными шинами, схема генерирует сигналы RD 10 и WR ( цикл записи ПД) или WR 10 и - RD ( цикл чтения ПД), которые управляют каналом даиных, связанным с периферийным устройством. [37]
 |
Временные диаграммы циклов программного обмена с памятью ( все интервалы в наносекундах. [38] |
На рис. 8.3 показана временная диаграмма обмена с памятью, причем здесь указаны только временные интервалы, отличающиеся от аналогичных интервалов на 8.2. Для простоты на одном рисунке показаны как цикл записи в память, так и цикл чтения из памяти. [39]
Самые значительные из них: шаббат ( суббота) - время отдыха и запрета на любую деятельность; йом - киппур ( день всепрощения) - суточный пост, символизирующий покаяние; песах ( пасха) - праздник, знаменующий начало весны; суккот и швуот - праздники, посвященные сбору урожая; симхат Тора ( радость Торы) - празднуется по случаю завершения цикла чтения Торы в синагоге. Многие евреи соблюдают также обряды инициации - обрезание мальчиков на восьмой день после рождения и церемонии бар-мицва и бат-мицва, освящающие вступление в совершеннолетие мальчиков и девочек. Все же многочисленные и обременительные ограничения, ритуалы, пищевые запреты и другие предписания Торы и Талмуда соблюдаются только немногими ортодоксально настроенными верующими евреями. [40]
При векторном прерывании код номера прерывания передается процессору тем устройством ввода / вывода, которое данное прерывание запросило. Для этого процессор проводит цикл чтения по магистрали, и по шине данных получает код номера прерывания. Шина адреса в данном цикле обычно не используется, так как устройство, запросившее прерывание, и так знает, что процессор будет обращаться именно к нему. [41]
В модели с исключительным чтением значение, записанное процессором PL, может прочитать лишь один процессор. Если мы просто организуем цикл поочередного чтения остальными процессорами, то получим последовательный алгоритм, нивелирующий все преимущества параллелизма. [42]
Цикл работы с шинами сопроцессора ВМ89 при записи и чтении данных идентичен циклу центрального процессора ВМ86 и состоит из четырех тактов. Как показано на временных диаграммах цикла чтения ( рис. 3.30, а) и цикла записи ( рис. 3.30, б), адрес и сигнал разрешения фиксации адреса ALE выдаются в такте Т1 обоих циклов. [43]
Процесс, посредством которого производится обновление зарядов, служащих для представления логических значений в динамических ЗУПВ. Этот процесс требует периодического выполнения циклов чтения или регенерации всех строк или столбцов матрицы памяти. [44]
Сигнал показывает, что текущий цикл магистрали завершен и активные байты, определяемые ВЕ0 - ВЕЗ и BS16, приняты или выставлены. Если READY активен во время цикла чтения или подтверждения прерывания, МП 80386 фиксирует входные данные и завершает цикл. Если READY активен во время цикла записи, то процессор завершает магистральный цикл. Значение READY игнорируется в первом такте всех циклов магистрали, а далее в каждом такте магистрали проверяется, пока не будет зафиксировано активное значение. [45]
Страницы: 1 2 3 4