Цикл - шина
Cтраница 2
 |
Типичная временная диаграмма сигналов квитирования в цикле считывания ВВ. [16] |
На рис. 5.11 показана диаграмма цикла шины при считывании ВВ. Предполагается, что все сигналы квитирования активны при высоком уровне. Цикл шины начинается с выдачи состояния, адреса порта ввода и сигнала SYNC. После загрузки и дешифрирования состояния логика управления шиной генерирует квитирующий сигнал считывания ВВ. Адресуемый порт ВВ реагирует на этот сигнал путем выдачи данных на шину данных. Одновременно в логику управления шиной поступает сигнал подтверждения о ста - TI Т2 ТЗ бильности данных. Если же у, адресуемый порт не реаги - - - рует достаточно быстро, МП переводится в состояние SYNC ох. После состояния ожидания ( если оно необходимо) логика управления шиной распознает эту реакцию и формирует в МП сигнал готовности. [17]
Выполнение команд можно представить последовательностью циклов шины ( циклов обмена), в течение которых МП обращается к памяти за командами или обменивается данными с памятью или внешними устройствами. В такте Т1 выдается адрес на совмещенную шину адреса / данных, в такте Т2 производится коммутация направления передачи, в тактах ТЗ и Т4 - передача данных. [18]
 |
Схема подключения банкой памяти. [19] |
Чтобы каждое слово передавалось за один цикл шины, слова располагают только с четных адресов. [20]
 |
Укрупненная структурная схема СПВБ ВМ89.| Выборка команд с использованием очереди. [21] |
На одну такую выборку затрачивается один цикл шины. [22]
Компьютеру на выполнение каждой команды требуется два цикла шины: один для вызова команды, а второй для вызова данных. В компьютере имеется диск. Каждая дорожка этого диска состоит из 16 секторов по 512 байтов. Время обращения диска составляет 8 192 миллисекунд. На сколько процентов снижается скорость работы компьютера во время передачи ПД П ( прямой доступ к памяти), если каждая передача ПДП занимает один цикл шины. [23]
 |
Последовательность прерывания в LSI-11. [24] |
Однако наличие в дейзп-цепи слишком большого числа ВУ удлиняет цикл шины во время прерывания. [25]
Еще хуже то, что если однажды был выбран определенный цикл шины и в соответствии с ним были разработаны память и карты ввода-вывода, то в будущем трудно делать технологические усовершенствования. Например, предположим, что через несколько лет после выпуска системы, изображенной на рис. 3.34, появилась новая память с временем доступа не 40, а 20 не. [26]
Чтобы предотвратить такую ситуацию, в многопроцессорных системах предусмотрен специальный цикл шины, который дает возможность любому процессору считать слово из памяти, проверить и изменить его, а затем записать обратно в память; весь этот процесс происходит без освобождения шины. Такой цикл не дает возможности другим центральным процессорам использовать шину и, следовательно, мешать работе первого процессора. [27]
Какие сигналы квитирования используются для правильной передачи данных во время цикла шины записи ВВ. [28]
При появлении сигнала HALT на линии останова МП останавливается после завершения текущего цикла шины и будет оставаться в этом состоянии ожидания, пока на линии вновь не появится высокий уровень. Максимальная предельная длительность такой приостановки не оговаривается, поскольку обновление режимов внутренних блоков машины продолжается. Во время операции приостановки большинство линий шин находится в высокоимпедансном состоянии. [29]
 |
Временная диаграмма процессов запроса, предоставления и освобождения локальной шины по линии RQ / GTO. [30] |
Страницы: 1 2 3 4 5