Время - задержка - распространение - сигнал
Cтраница 1
 |
Мультиплексор-демультиплексор К. 561К. П1. а - схема. б - цоколевка.| Управление каналами в микросхемах КП2 и КП1. [1] |
Время задержки распространения сигнала в канале не превышает 30 не. [2]
Время задержки распространения сигнала для стандартного ТТЛ-инвертора ( такого, например, как ИС 7404) равно 22 не для перехода от НИЗКОГО уровня к ВЫСОКОМУ и всего лишь 15 не для перехода от ВЫСОКОГО уровня к НИЗКОМУ. [3]
Время задержки распространения сигнала при включении Здр - интервал времени между входным и выходным импульсами при переходе напряжения на выходе микросхемы от напряжения 1 к напряжению О, измеренный на уровне 0 5 или на заданных значениях на - пряжения. [4]
Время задержки распространения сигнала при выключении гздр - интервал времени между входным и выходным импульсами при переходе напряжения на выходе микросхемы от напряжения О к напряжению 1, измеренный на уровне 0 5 или при заданных значениях напряжения. [5]
Время задержки распространения сигнала связано также с необходимостью перезарядки емкости нагрузки и паразитных монтажных емкостей. На рис. 2.17 показан процесс заряда паразитной емкости С при выключении транзистора. [6]
Время задержки распространения сигнала при включении / здр - интервал времени между входным и выходным импульсами при переходе напряжения на выходе микросхемы от напряжения 1 к напряжению О, измеренный на уровне 0 5 или на заданных значениях напряжения. [7]
Время задержки распространения сигнала при выключении здр - интервал времени между входным и выходным импульсами при переходе напряжения на выходе микросхемы от напряжения О к напряжению 1, измеренный на уровне 0 5 или при заданных значениях напряжения. [8]
 |
Дешифратор К155ИДЗ ( а и его цоколевка ( б. [9] |
Время задержки распространения сигнала от адресного входа А к выходу Y составляет 32 не, время распространения от входа разрешения Е к выходу Y не превышает 30 не для обоих вариантов исполнения. [10]
Типовое значение времени задержки распространения сигнала от входа EZDR до выходов DR3 - DRO равно 25 не. [11]
Типовое значение времени задержки распространения сигнала от входа EZB до выходов ВЗ-ВО равно 23 не. [12]
Типовое значение времени задержки распространения сигнала от входа EZA ( EZB) до выходов ОАО - DA7 ( DBO-DBJ) равно 27 не. [13]
В этом случае времена задержки распространения сигналов в обеих управляющих обмотках будут приблизительно одинаковы. [14]
 |
Микросхемы исключающее ИЛИ. [15] |
Страницы: 1 2 3 4 5