Cтраница 1
Следящие интеграторы производят суммирование двух членов, поданных на вход этих интеграторов. Выходом интегратора б являются приращения d ( UVW), которые, накапливаясь в счетчике другого интегратора, дают искомое произведение UVW при заданных начальных условиях. [1]
Следящий интегратор, как суммирующий интегратор очень часто используется при решении различных задач. Он необходим, например, для получения на входе dx следящего интегратора импульсов приращений, количество которых соответствует сумме приращений ют нескольких каналов. На вход же dx одновременно можно подать только один импульс, но количество их должно быть равно, сумме отдельных приращений. [2]
Следящие интеграторы широко используются для образования различных функций при решении задачи. Они позволяют применять-наиболее экономичные схемы для решения задачи с небольшим; числом интеграторов. [3]
Действие следящего интегратора поясним несколькими примерами. [4]
Так как следящий интегратор дает приращение на выходе при каждом импульсе dt, то накопление импульсов в регистре интегратора 1 происходит значительно быстрее, чем изменение независимого переменного х, и отработка / ( х) ускоряется. [5]
На выходе следящего интегратора будут генерироваться импульсы переполнений до тех пор, пока рассогласование на входе следящего интегратора не будет равен нулю. [6]
В этом случае следящий интегратор выполняет роль операцион-яого или решающего интегратора и является своего рода цифровым регулятором искомой величины. [7]
В регистре у следящего интегратора может накапливаться разность отдельных приращений К ( х, S) ф ( S) dS и - dF ( х); до тех пор пока эта разность не будет равна нулю, на выходе следящего интегратора генерируются положительные или отрицательные приращения d ф ( я) в зависимости от знака разности в регистре у следящего интегратора. Приращение d ф ( х) имеет место на выходе следящего интегратора только при наличии единичного приращения dx независимого переменного. [8]
Для получения выхода следящего интегратора по тернарному способу служит схема, состоящая из диодно-трансформаторных вентилей Ви - Ви и динамических триггеров ДТ - ДТъ. Эта схема устанавливает, имеется ли код рассогласования ( фиксируемый регистром у) и какой знак он имеет. Если в коде числа у имеется хотя бы в одном разряде код 1, то это фиксируется триггером ДТъ. На его вход подаются через вентиль Ви кодовые импульсы всех разрядов, за исключением разряда знака и последнего импульса Рп. Выход следящего интегратора соединяется со следующими интеграторами таким же образом, как и выход для приращения. [9]
По аналогии с обычной следящей системой следящий интегратор служит своего рода нуль-прибором при сравнении двух ( или нескольких) чисел между собой. На вход d у его подается разность двух сравнительных чисел А - В Д или величина рассогласования ( небаланса) между ними. [10]
Это же значение у0 вводится в регистр следящего интегратора 5 в качестве начального кода числа. [11]
Суммирование всех приращений, соответствующих левой части уравнения ( 1), осуществляется с помощью следящего интегратора 2 выход которого используется как обратная связь. В каждом из параллельно работающих интеграторов имеются свои суммирующие и другие устройства, необходимые для выполнения операции интегрирования. Соединение интеграторов между собой производятся путем непосредственного присоединения выхода одного ( или нескольких) интеграторов на вход dx или dy другого интегратора. Эти соединения производятся на - коммутационной панели перед началом решения задачи простым соединением входов и выходов соответствующих интеграторов. [12]
Обычно в машине предусматривается останов машины при переполнении регистра у какого-либо из интеграторов, за исключением следящих интеграторов, используемых для ограничения функций и некоторых других операций. Вентили В7 и Bs используются в обычных интеграторах для обнаружения положительного или отрицательного переполнения ( см. гл. Для нашего случая импульс, получаемый от переполнения регистра у ( сигнал регистра у), должен быть заблокирован во избежание остановки машины. [13]
На выходе следящего интегратора будут генерироваться импульсы переполнений до тех пор, пока рассогласование на входе следящего интегратора не будет равен нулю. [14]
Простые схемы ограничения получаются также при применении бинарной системы записи кодов ( - ( - 1 или - 1) с помощью обычного следящего интегратора ( см. гл. [15]