Вход - дешифратор
Cтраница 4
Если, например, на каждый вход дешифратора Д подано по сигналу 1, то у него возбудится выход 3, отчего откроется дешифратор Дз, а дешифраторы второго каскада До - Дч будут закрыты. [46]
На приемном пункте сигнал поступает на соответствующий вход дешифратора DC, который определяет принадлежность сигнала. [47]
 |
Эпюры напряжений на коллекторах транзисторов передающего устройства. [48] |
Далее через конденсатор С12 сигнал попадает на вход дешифратора, где происходит разделение каналов с помощью низкочастотных фильтров, которые стоят в каскадах, преобразующих тональные посылки в импульсы постоянного тока. [49]
Регистр, с которого вводится число на вход реверсивного дешифратора, на рис. 5 - 8 не показан. Число из входного регистра вводится по обмоткам записи wa и обмоткам запрета w3np на переключателях С5 - С8, С9 - С12 аналогично тому, как это делается в предыдущей схеме. Затем по обмоткам считывания wi4 запускаются одновременно два формирователя на транзисторах Т1 и 72, формируя импульс тока / х в цепи считывания первого дешифратора. Импульс тока 1г переключается с помощью МПТ на С5 - С8, С9 - С / 2 и диодной матрицы Д1 - Д16 на нагрузку г /, номер которой определяется значением входного числа. Таким образом, на нагрузке zt создается импульс тока условно положительной полярности. [50]
Разряды 0 - 1 служат в качестве адресных входов дешифратора столбцов, разряды 2 - 8 - - дешифратора строк. На разряды 9 и 10 поступает информация разрешения ( запрета) данного кристалла для выбора нужной микросхемы МПЗУ. [51]
На выходе, соответствующем двоичному коду на входе дешифратора, напряжение составляет не более 2 5 В, при этом на всех остальных выходах дешифратора напряжение составляет не менее 60 В. [52]
На выходе, соответствующем двоичному коду на входе дешифратора, имеется напряжение, не превышающее 1 5 В. [53]
 |
Схема матричного дешифратора. [54] |
Прямые и инверсные значения переменных обычно поступают на входы дешифратора с прямых и инверсных выходов триггеров регистра, на котором - О Л ( - 0 записывается входная комбинация переменных. Если длина дешифрируемого двоичного слова больше возможного числа входов элементов И, входящих в комплекс, используют многоступенчатое ( каскадное) построение дешифратора. На рис. 6.13 показан двухступенчатый дешифратор, у которого каждый выход образован каскадным включением двух-входовых элементов И. [55]
Результат операции с выходов сумматора 7483 поступает на входы дешифратора 7447, который осуществляет преобразование двоично-десятичного кода в код семисегментного индикатора. На семисегментном индикаторе высвечивается сумма или разность в десятичной форме. [56]
 |
Структурная схема сумматора.| Схема дешифратора 17 - 6501. [57] |
При поступлении определенной комбинации 1 или 0 на вход дешифратора возбуждается только определенная линия дешифратора. [58]
Прямые и инверсные значения переменных обычно поступают на входы дешифратора с прямых и инверсных выходов триггеров регистра, на котором записывается входная комбинация переменных. [59]
Выбирая необходимый адрес ( подачей соответствующего кода на входы дешифраторов X и Y), на выходах считывают хранимое в ППЗУ 4-разрядное слово. [60]
Страницы: 1 2 3 4 5