Логический вход

Cтраница 1

На логические входы можно подавать постоянные логические уровни 1 и 0 ( константа 1 и константа 0) согласно законам универсального и нулевого множества. Входы, равноценные в логическом отношении ( которые можно менять местами без ущерба для выполняемой функции), допускают объединение по закону повторения; при этом они действуют как один вход. [1]

Число логических входов клапана ТЛЭС может быть увеличено путем подсоединения к точкам А и В транзисторов с общими коллекторами и эмиттерами. [2]

Каждый канал управляется логическим входом, совместимым с ТТЛ логикой. [3]

Пусть напряжения на логических входах подаются с коллекторов аналогичных ячеек н транзисторы этих ячеек открыты. [4]

Входные напряжения на логических входах элемента в данном случае создают условия, необходимые для переключения элемента. Естественный разброс моментов поступления входных сигналов на элемент не оказывает влияния на работу элемента. Необходимо только, чтобы входные сигналы поступили на входы элемента до начала действия тактового импульса, что в вычислительном устройстве на синхронных элементах обеспечивается автоматически благодаря самому принципу действия элементов. [5]

Многоступенчатые логические ИМС на МДП-транзисторах р-типа.| Схемы базовых логических элементов на дополняющих. [6]

В этих схемах для каждого логического входа применяют два транзистора - транзистор п-ти-па и связанный с ним по затвору транзистор р-типа. [7]

Для логической ИС с М логическими входами и N нагрузками существует 2м N комбинаций внешних характеристик, характеризующих данную схему. [8]

Для элемента, имеющего / С0в логических входов и к выходу которого может быть подключено / Сраз нагрузок, для каждой характеристики существует 2 об краз варианта построения, где Ко6 - коэффициент объединения по входу; / Сраз-коэффициент разветвления по выходу. Очевидно, что стремление использовать все эти варианты бессмысленно, а следовательно, целесообразно выбрать из них такие, которые наиболее удобны и для разработчика цифрового устройства, и для всех видов измерений. Эти варианты будут определены и рассмотрены ниже. [9]

В состав ИС входят узлы защиты логических входов от статического заряда или перенапряжения; узлы согласования логических уровней ТТЛ ИС с управляющими напряжениями коммутатора; дешифратор; узлы формирования фронтов управляющих напряжений аналоговых ключей; узлы аналоговых ключей. [10]

Схемы модулей СМСТ-2. [11]

Модуль 33 - 4 триггер с логическими входами ( рис. 12.30 / с) построен из двух плат: элементной платы модуля 33 - 1 и платы с двумя пассивными элементами, выполняющими логические операции ИЛИ и И. Таким образом, модуль 33 - 4 имеет четыре управляющих входа и два взаимоинверсных выхода. [12]

Схема типа ДТЛ. [13]

Пусть в исходном состоянии напряжения на логических входах равны нулю. Тогда диоды VDl, VD2 и VD3 открыты и через них протекает практически весь ток / х от источника t / H. В сторону диодов смещения ( вправо от точки а, рис. 11.11, а) ток почти не идет, поскольку сопротивление двух последовательно включенных диодов смещения VD4, VD5 и высокоомного резистора R3 оказывается значительно больше, чем сопротивление открытых входных диодов. [14]

Коэффициент объединения по входу Кой определяет число логических входов, которые имеет микросхема. [15]

Страницы: 1 2 3 4