Логический вход

Cтраница 2

Коэффициент разветвления по выходу показывает, на сколько логических входов может быть одновременно нагружен выход данного логического элемента. Для транзисторных логических элементов фактором, ограничивающим коэффициент разветвления, является коэффициент усиления по току выходных транзисторов. [16]

Назначение выводов: 1 - 1 - й логический вход, 2 - 1 - й аналоговый выход, 3 - 1 - й аналоговый вход, 4-питание ( - t / n2), 5 - общий, 6 - 2 - й аналоговый вход, 7 - 2 - й аналоговый выход, 8 - 2 - й логический вход, 9 - 4 - й логический вход, 10 - 4 - й аналоговый выход, 11 - 4 - й аналоговый вход, 12-питание ( t / n3), 13 - питание ( t / nl), 14 - 3 - й аналоговый вход, 15 - 3 - й аналоговый выход, 16 - 3 - й логический вход. [17]

Коэффициент объединения по входу m характеризует максимальное число логических входов функционального элемента микросхемы. С увеличением коэффициента m расширяются логические возможности микросхемы за счет выполнения функций с большим числом элементов на одном типовом элементе И - НЕ, ИЛИ - НЕ и др.; при этом для создания сложного устройства требуется меньшее число микросхем. Однако увеличение коэффициента т, как правило, ухудшает другие основные параметры микросхемы - быстродействие, помехоустойчивость, нагрузочную способность. Различают коэффициент объединения по входу И - тц и по входу ИЛИ - тили. Различные микросхемы отличаются друг от друга схемной реализацией простых логических операций. Для увеличения коэффициента т в серию ИМС вводят специальную схему логического расширителя, подключение которой к основному элементу позволяет увеличить / пи или тили до 10 и более. [18]

Коэффициент объединения по входу ( т) характеризует максимальное число логических входов функционального элемента. Однако увеличение т, как правило, ухудшает другие параметры функционального элемента такие, как быстродействие, помехоустойчивость и нагрузочная способность. [19]

Расширители - специальные элементы цифровых устройств, предназначенные для увеличения количества логических входов у логических элементов, расширения класса реализуемых этими элементами логических функций и построения нетиповых схем. [20]

Коэффициент объединения по входу / С0б элемента показывает максимально возможное количество логических входов ИС. [21]

Микросхемы представляют собой четырехканальный аналоговый ключ ( 4SPST) с памятью на логических входах и предназначены для многоканальных систем сбора и обработки информации, в АЦП и ЦАП, схемах ввода-вывода ЭВМ, преобразователях код-проводимость. ИС совместимы со схемами ТТЛ. Корпус типа 402.16 - 18, масса не более 2 г и 238.16 - 2, масса не более 1 2га также бескорпусные ИС модификация 2 ( на полиимидном носителе) масса не более 15 мг и модификация 4, масса не более 1 9 мг. [22]

Назначение выводов: 1, 2, 5, 6, 12 - логические входы; 3 - вход магистральный П2; 4 - вход стробирующий С2; 7 - выход 2; в - общий; 9 - выход 3; ТО - вход магистральный R3; 11 - вход стробирующий СЗ; 13 - выход /; 14 - вход магистральный R1, 15 - вход стробирующий С1; 16 - напряжение питания. [23]

Таким образом, в составе цифрового устройства необходимо иметь ИС с различным числом логических входов и при этом учитывать, что существуют группы ИС, имеющие высокий процент применения. По этой причине при разработке серий ИС в их состав включаются схемы логических расширителей. На рис. 1.6, а показана схема логического расширителя для TRL-ИС, которая выполнена в виде пассивной схемы ИЛИ, подключаемой для увеличения параметра т к коллекторным цз-пям основной схемы. Предельное число дополнительных входов ( / лмакс) ограничивается величиной суммарного тока запертых транзисторов, протекающего по общему нагрузочному сопротивлению основной схемы. Эта величина ( тмакс) определяется с учетом возможного минимального уровня напряжения логической 1 на выходе ИС. [24]

В качестве программируемого делителя используется анадоговьй преобразователь ЦАП, управление которым осуществляется по логическому входу кодом, пветулаюцим. [25]

Схема подключения драйвера с защитой по току УТ. [26]

УТ; Vcc - напряжение питания логики и цепи управления затвором; IN - логический вход драйвера; ERR - вход драйвера, выполняющий несколько функций: сообщение о состоянии УТ; выдержка времени состояния в активном режиме; отключение УТ при сохранении перегрузки; СОМ - отрицательный полюс источника Fcc ( земля схемы); НО - выход драйвера; CS - сигнал от токового датчика. [27]

Регистр будем строить на двоиц ных DV-триггерах, имеющих три входа: 1) логический вход D, по которому триггер переключается в состояние, равное значению сигнала на этом входез 2) управляющий вход V, на который должен поступать сигнал 1, разрешающий переключение триггера: 3) синхронизирующий вход С. Значения сигналов воза буждения, представленных в табл. 8.14, определяются следующим образом. [28]

Схема одноразрядного сумматора с однофазными входами на элементах НЕ, И-ИЛИ. [29]

Применяя сочетание элементов И - НЕ совместно с элементами ИЛИ - НЕ с числом логических входов больше двух, можно создать более экономичные по числу вентилей схемы ПОС. [30]

Страницы: 1 2 3 4