Cтраница 1
Пороговое напряжение транзисторов с индуцированным р-кана-лом составляет около - 4 В в отличие от / г-канальных транзисторов, для которых оно может колебаться от долей до одного вольта. Отличие значений пороговых напряжений п - и р-канальных транзисторов затрудняет создание комплементарных структур. Кроме того, обычные р-канальные транзисторы плохо согласуются с биполярными структурами в логических схемах типов ТТЛ и ДТЛ. [1]
Пороговое напряжение транзисторов 7Л и Тг ( рис. 12.17) равно fiiop - 6 В. [2]
Пороговое напряжение каждс-гс транзистора равно Unov-6 В. [3]
Таким образом, пороговое напряжение транзистора с индуцированным каналом растет пропорционально толщине диэлектрика и дозе легирования канала и уменьшается при увеличении положительного поверхностного заряда. [4]
Прежде всего определим пороговое напряжение МДП транзистора ( см. с. [5]
Запись инфор - поля индуцированным каналом мации в ос / на MriUii. [6] |
При этом происходит изменение порогового напряжения МНОП транзистора. [7]
Напряжение на входе интегратора ( к задаче. [8] |
Величина С / о превышает пороговое напряжение транзистора VT. Построить диаграммы UBUX ( t) идеального интегратора, если U ( t) изменяется согласно рис. 4.21 б и 4.21 в. [9]
На рис. 4.3 показана зависимость порогового напряжения транзистора с индуцированным каналом от дозы легирования канала при разных толщинах диэлектрика и концентрациях примесей в подложке. [10]
В обоих случаях известными должны быть пороговые напряжения транзисторов и их максимальное и минимальное значения. [11]
Накопление отрицательного заряда на затворе, повышающее пороговое напряжение транзистора, происходит вследствие инжекции электронов сквозь слой оксида кремния 2 при лавинном пробое стокового р-п-перехода. Стирание информации производится облучением структуры ультрафиолетовыми лучами 3 ( или другими видами ионизирующих излучений), в результате чего накопленный на затворе заряд рассасывается. Возможна и электрическая перезапись ( как в МНОП-структурах) при помощи дополнительного электрода, размещенного над плавающим затвором. [12]
Инверторы с нелинейной и квазилинейной нагрузками. [13] |
Логическая единица кодируется отрицательным напряжением, превышающим по абсолютной величине пороговое напряжение транзистора, а логический нуль кодируется отрицательным напряжением, не достигающим по величине значения порогового напряжения. [14]
Считывание хранимой в ЗЭ информации сводится по существу к проверке значения порогового напряжения МДП транзистора. [15]