Задержка - переключение
Cтраница 3
Простейшая схема двоичного счетчика на ЭПЛ приведена на рис. 4.36. В схеме работа триггера в счетном режиме обеспечивается наличием элемента задержки, компенсирующего задержки переключения входных элементов. Поэтому данная схема, так же, как схема рис. 4.31, трудно реализуется в микроэлектронном исполнении. [31]
Применительно к последовательностным устройствам ( триггерам, счетчикам и др.) используются некоторые дополнительные временные параметры, обусловленные принципом действия, как то: время задержки переключения, максимальная частота переключений и некоторые другие. Коэффициент разветвления по выходу ( коэффициент нагрузки) Краз характеризует нагрузочную способность микросхемы. Этот параметр определяет максимальное число входов элементов данной серии, которым можно нагружать выходы микросхемы без нарушения ее нормального функционирования. [32]
Разрешающее время тт триггеров ( рис. 1.4.1, в) обусловливается суммой времен задержек переключения ЛЭ, на которых выполнены эти триггеры, т.е. тт По TOI 2т, где тю - задержка переключения ЛЭ из 1 в О; r0i - задержка переключения тЛЭиз О в 1; тер - средняя задержка ЛЭ. [33]
При этом комбинация схемы И, ИЛИ с синхронным D-триггером схемотехнически реализуется таким образом, что представляет собой единое целое, обеспечивая существенную экономию по числу компонентов ИС, а также уменьшение задержки переключения и потребляемой мощности по сравнению с соответствующей структурой в потенциальной системе. [34]
Разрешающее время тт триггеров ( рис. 1.4.1, в) обусловливается суммой времен задержек переключения ЛЭ, на которых выполнены эти триггеры, т.е. тт По TOI 2т, где тю - задержка переключения ЛЭ из 1 в О; r0i - задержка переключения тЛЭиз О в 1; тер - средняя задержка ЛЭ. [35]
Элемент сравнения содержит соответствующий ВИП ( см. рис. 8.4, а), интегрирующую С-цепь с конденсатором СУ, моделирующую совместно с инвертором DU1 дифференциальный времяимпульсный элемент, и расширитель импульсов на логических элементах DXU и DU2 - DU5 с временной памятью и задержкой переключения DU4 и DC / 5, реализуемых на микросхемах DXU ( И-НЕ) серии К511 ( см. гл. [36]
Функциональное реле, электронные ключи и элементы сравнения реализуют связи между аналоговой и цифровой частью ГВС-100. Задержка переключения элемента сравнения на частоте 100 Гц при амплитуде входного синусоидального сигнала 10 В составляет 7 мкс, время срабатывания электронного ключа - около 2 мкс. [37]
Средняя задержка распространения сигнала характеризует быстродействие микросхемы. Задержка распространения возникает вследствие задержки переключения логической микросхемы из одного крайнего состояния в другое и обратно. [38]
С понижением напряжения задержка переключения ламп будет автоматически увеличиваться из-за того, что их нити прогреваются дольше. Так, при напряжении 10В задержка переключения достигнет примерно 0 3 с. Хотя такую задержку глаз уже способен заметить, столь низкое напряжение в бортовой сети бывает, как правило, только у автомобиля с неработающим двигателем. [39]
Это время можно назвать временем задержки переключения Тзад. [40]
 |
Счетчик ным переносом на герах.| Счетчик с параллельным переносом. [41] |
Все триггеры счетчика имеют конечное время срабатывания. Поэтому при передаче единицы от разряда к разряду будет происходить задержка переключения триггеров, которая возрастает с увеличением числа разрядов ( Д At2 А з А) - Максимальное время переключения определяется временем перехода всех разрядов счетчика из кода 1111, соответствующего заполнению счетчика, а код 0000, соответствующий исходному состоянию. При этом последовательно должны сработать п триггеров, и полное время переключения составит T nAt3, где А. Время переключения триггера может совпасть с моментом действия на входе очередного сигнала, что приводит к искажению информации. Эта временная задержка задает предел увеличения частоты входных импульсов. [42]
Быстродействие схемы увеличивается за счет действия связей с выходов В4 и В & на входы Б и В8 соответственно. Это сокращает длительность паузы между входными импульсами за счет уменьшения задержки переключения триггера. Поскольку сигнал на выходах В4 и Вь формируется через интервал времени t тср с момента окончания входного сигнала, то элементы Ва и Вй устанавливаются в состояние 0 одновременно с основным триггером. [43]
Задержка переключения асинхронного 5-триггера составит сумму задержек переключения двух логических элементов, на которых выполнен триггер. Длительность сигнала, действующего на его входы, должна быть не меньше суммарной задержки переключения. [44]
 |
Суммирующий компаратор.| Операционный усилитель в качестве компаратора с прецизионным выходным напряжением. [45] |
Страницы: 1 2 3 4 5