Задержка - переключение
Cтраница 4
Переход с уровня - 12 В на уровень 12 В длится, таким образом, 24 мкс. Вследствие конечного времени восстановления операционного усилителя при его выходе из состояния насыщения задержка переключения компаратора еще увеличивается. [46]
 |
Схема базового логического элемента ТТЛ.| Передаточная характеристика элемента ТТЛ. [47] |
Шотки ( рис. 1.28, в), В таких элементах в качестве переключательного применяют транзистор с коллекторным переходом в виде барьера Шотки. Транзистор с металлическим коллектором ( р-п - т) обладает меньшим временем задержки переключения, так как в нем отсутствует накопление неосновных носителей заряда в коллекторе и уменьшена инжекция неосновных носителей заряда в базу. [48]
 |
Схема компенсационно-параметрического стабилизатора напряжения на основе РН1 ( а и временные диаграммы, иллюстрирующие его работу ( б. [49] |
В рассмотренной схеме автоматическая синхронизация работы ключа и модулятора осуществляется схемой фиксации начального уровня напряжения на конденсаторе С ( диод VD2), управляемой выходным напряжением ключа. Такое построение схемы управления наиболее целесообразно, так как в этом случае автоматически учитываются задержки переключения реальных ключей. [50]
Указанное сочетание схемотехнически реализуется таким образом, что обеспечивает значительную экономию по числу компонентов ИС, а также уменьшение задержки переключения и потребляемой мощности по сравнению с соответствующей логической структурой в потенциальной системе. [51]
ТСи и TCD служат, таким образом, как тактовые для последующих входов Сц и CD при конструировании счетчиков более высокого порядка. Такие многокаскадные соединения счетчиков ИЕ6 и ИЕ7 не полностью синхронные, поскольку на последующую микросхему тактовый импульс передается с двойной задержкой переключения. [52]
ИС и определяется временем протекания переходных процессов при переключении схемы из одного состояния в другое. Так как в одной и той же серии ИС имеются схемы различной сложности, а отсюда - с различными временами задержек переключения, то под предельной рабочей частотой обычно понимают максимальную частоту переключения триггера, составленного из отдельных логических микросхем серии. [53]
В основной резистивно-транзисторной схеме уровень входного тока по одному входу должен быть выбран достаточным для быстрого включения транзистора. Появление входных сигналов на нескольких входах вызывает увеличение степени насыщения транзисторов, что, в свою очередь, приводит к задержке переключения транзистора в закрытое состояние за счет большого времени рассасывания. [54]
Важнейшим обобщенным параметром, характеризующим качество базовых элементов микросхем, является работа переключения элемента А - Рт3, где Р - потребляемая элементом мощность: тэ - средняя величина задержки переключения элемента. Физические процессы в полупроводниковых материалах таковы, что для достигнутого уровня технологии и принятых схемотехнических решений значение параметра А практически неизменно, хотя значения Р и т3 могут изменяться в определенных пределах. Значение параметра А может быть уменьшено только при переходе на новый схемотехнический или технологический уровень. [55]
На рис. 9.20, а в качестве примера приведена схема времяимпульс-ного ЭС фаз дискретного действия, сопоставляющего длительность импульса t 2 tm [ см. ( 5.6 а) ] совпадения по знаку мгновенных значений сравниваемых по фазе ЭДС е15 е2 с постоянным заданным временем tyf. Элемент сравнения содержит соответствующий ВИП ( см. рис. 5.3, а), интегрирующую ДС-цепь с конденсатором С1, моделирующую совместно с инвертором DU1 дифференциальный времяимпульс-ный элемент, и расширитель импульсов на логических элементах DXU и DU2 - DU5 с временной памятью и задержкой переключения DU4 и DU5, реализуемых на микросхемах DXU ( И-НЕ) серии К511 ( см. гл. [56]
Три транзистора л-типа включаются последовательно, а четвертый шунтирует их. При этом затворы одиночного транзистора р-типа и шунтирующего транзистора n - типа объединены, образуя инверсию по входу А. Задержка переключения обеих схем для выражений М3 и М5, выполняющих сложные логические функции, составляет только одну задержку тср. [58]
 |
Схема одноразрядного сумматора на МДПДТ-ИС. [59] |
На рис. 1.44 приведены примеры выполнения логической схемы ИЛИ - исключительно положительной и отрицательной логик на МДПДТН-ИС. Задержка переключения схем равна тср. [60]
Страницы: 1 2 3 4 5