Логический расширитель

Cтраница 1

Логический расширитель - схема с МЭТ, предназначенная для увеличения коэффициента объединения ЛЭ по входу. [1]

Структура ПМС ПЛИС семейства МАХЗООО.| Элемент ввода-выводе. [2]

Параллельный логический расширитель ( 1.4), позволяет использовать локальные матрицы смежных МЯ для реализации функций, в которые входят более 5 термов Одна цепочка параллельных расширителей может включать до 4 МЯ, реализуя функцию 20 термов Компилятор системы MAX PLUS II поддерживает размещение до 3 - х наборов не более чем по 5 параллельных расширителей. [3]

Схема типа ТТЛ с простым инвертором.| Схема типа ТТЛ со сложным инвертором и логическим расширителем. [4]

Схема логического расширителя построена на многоэмиттерном транзисторе и в принципе работает аналогично основной схеме ТТЛ. [5]

Микросхемы представляют собой логический расширитель по И, логический расширитель по И-ИЛИ. [6]

В микросхемах ДТЛ логический расширитель представляет собой диодную матрицу с диодами смещения на выходе. Один из этих диодов используется как разделительный элемент в параллельной цепи диодных матриц, выполняющих функцию ИЛИ. В микросхемах ТТЛ нет даодов смещения, поэтому в качестве разделительного элемента используется транзисторный усилитель ( на рис. 8.13 - Т, подключаемый к выходу МЭТ, который является входным элементом расширителя. Транзисторный усилитель расширителя соединяется параллельно с простым инвертором микросхемы ТТЛ или с транзистором 7 2 в микросхеме со сложным инвертором. [7]

Логические схемы ECL. [8]

Однако разработчики ECL-ИС стремятся избежать применения логических расширителей, подключение которых существенно снижает быстродействие схем из-за значительных паразитных емкостей. [9]

Микросхемы представляют собой логический расширитель по И, логический расширитель по И-ИЛИ. [10]

Дешифратор на четыре выхода на схемах T-TTL. [11]

Схемы T-TTL по аналогии с TTL схемами обеспечивают подключение логических расширителей ( многоэмиттерных транзисторов), которые позволяют реализовать многоступенчатую функцию на одной схеме. [12]

Примеры реализации булевых функций на ЛЭ ИС серии. [13]

К этим входам подключаются одноименные выходы к и сэ логического расширителя типа ЛД. Пример такого подключения и реализуемая при этом функция для ЛЭ ИС ЛРЗ и ЛД1 показан на рис. 4.9, в. Следует иметь в виду, что из-за требований надежности - максимально возможное количество подключаемых к ИС типа ЛР логических расширителей определяется из условия, чтобы реализуемая логическая функция имела бы не более восьми операций ИЛИ. [14]

Для увеличения коэффициента m в серию микросхем вводят специальную схему логического расширителя, подключение которой к основному элементу позволяет увеличить пгя или тили до 10 и более. [15]

Страницы: 1 2 3 4