Регистр - приемник
Cтраница 3
 |
Временная диаграмма работы КР580ВВ51Л а режиме асинхронной передачи. [31] |
Схема управления и синхронизации приемника предохраняет от ошибочного запуска счетчика битов, если иа выводе RxD присутствует напряжение низкого уровня, вызванное командой D3 Пауза. Регистр приемника обнаруживает паузу и на выводе SYNDET / BD устанавливается напряжение высокого уровня. [32]
 |
Режимы синхронизации. [33] |
Регистры данных SCI подразделяются на две группы: приемника и передатчика. Группа регистров приемника включает регистр данных приемника и сдвиговый регистр данных приемника. Соответственно, передатчик также имеет два регистра: регистр данных передатчика и сдвиговый регистр передатчика. [34]
Сначала данные последовательно вводятся в регистр приемника. При этом регистр приемника, обнаружив стартовый бит, выполняет 10 или 11 сдвигов своего содержимого. После того как регистр приемника выполнит все сдвиги, 8-битовое слово данных может быть передано в выходной буфер приемника. Эта передача данных осуществляется при поступлении сигнала разрешения вывода данных. [35]
Аппаратная реализация межпроцессорного канала базируется на двух платах и соединительном кабеле. Каждая плата включает регистры дуплексного приемника, дуплексного передатчика, полудуплексного приемника-передатчика и таймер. Каждый процессор может управлять любым приемником или передатчиком. Управление в комплексе задается программно, а его отработка реализуется аппаратно. [36]
 |
Структурная схема КМ1804ВА1. [37] |
Приемник микросхемы КМ1804ВА1 состоит из 4-разрядного регистра, выполненного на D-триггерах типа Защелка, и выходного буфера приемника, имеющего на выходе состояние Выключено. Управление приемом и хранением информации, поступающей в регистр приемника по двунаправленной шине В, осуществляется сигналом EWR Разрешение записи. При высоком уровне сигнала EWR информация, поступившая на шину В, запоминается в регистре приемника и хранится в течение всего времени, пока на выводе EWR присутствует сигнал высокого уровня. Управление выходным буфером приемника осуществляется сигналом EDR Разрешение шины DR. При подаче на вход EDR напряжения высокого уровня выходы DR устанавливаются в состояние Выключено. Передача информации с шин DA и DB на В и с шины В на DR осуществляется с инверсией. [38]
 |
Структурная схема КМ1804ВА1. [39] |
Приемник микросхемы КМ1804ВА1 состоит вз 4-разрядного регистра, выполненного на D-триггерах типа Защелка, и выходного буфера приемника, имеющего на выходе состояние Выключено. Управление приемом и хранением информации, поступающей в регистр приемника по двунаправленной шине В, осуществляется сигналом EWR Разрешение записи. [40]
Бит показывает, что байты регистра приемника ( RXH, RXM, RXL) содержат данные из DSP и могут быть прочитаны host - процессором. Бит устанавливается, если содержимое НТХ передано в регистр приемника. Бит очищается при чтении младшего байта данных ( RXL) host - процессором. Также бит может быть очищен процедурой инициализации. [41]
Расширяет знак байта из регистра источника в регистре приемника. W RX Расширяет знак слова из регистра источника в регистре приемника. [42]
Копирует биты 7: 0 из регистра источника в 40-битный регистр приемника и производит расширение нулями старщих битов регистра приемника, начиная с 8 бита. Dn Копирует биты 15: 0 из регистра источника в 40-битный регистр приемника и производит расширение нулями старщих битов регистра приемника, начиная с 16 бита. L Dn Расширяет нулями длинное слово, начиная с бита 32, 40-битного регистра данных. [43]
Если величина битов расширения регистра источника равна всем 0 или всем 1 ( без переполнения), содержимое регистра источника передается в регистр приемник с очисткой младшей части. Если биты расширения показывают переполнение, насыщенное значение независимо от бита 39 передается в старшую часть регистра приемника с очисткой младшей части. Эта операция не зависит от бита SM в регистре статуса. [44]
Копирует биты 7: 0 из регистра источника в 40-битный регистр приемника и производит расширение нулями старщих битов регистра приемника, начиная с 8 бита. Dn Копирует биты 15: 0 из регистра источника в 40-битный регистр приемника и производит расширение нулями старщих битов регистра приемника, начиная с 16 бита. L Dn Расширяет нулями длинное слово, начиная с бита 32, 40-битного регистра данных. [45]
Страницы: 1 2 3 4