Регистр - приемник
Cтраница 4
В инструкциях JMP ( абсолютный безусловный переход) и JSR ( переход к подпрограмме), использующих режим адресации с автоувеличением, содержимое регистра увеличивается перед его использованием. В двухадресных инструкциях с режимами адресации R, ( R) или R, - ( R), где источником и приемником является один и тот же регистр, операнд источника извлекается как уже увеличенная или уменьшенная величина, а регистр приемника в момент его использования еще содержит ранее существовавший адрес. [46]
 |
Формат дополнительных арифметическо-логических команд УВК СМ-4. [47] |
При исполнении команды УМНОЖЕНИЕ ( MUL) в качестве операнда-приемника используется регистр, указанный в коде команды. Так как для представления результата умножения двух 16-разрядных чисел требуется 32 двоичных разряда, то этот результат заносится в два регистра: указанный в коде команды и в следующий за ним по номеру. Если номер регистра приемника нечетный, то запоминается только младшая часть результата в этом регистре. [48]
Сначала данные последовательно вводятся в регистр приемника. При этом регистр приемника, обнаружив стартовый бит, выполняет 10 или 11 сдвигов своего содержимого. После того как регистр приемника выполнит все сдвиги, 8-битовое слово данных может быть передано в выходной буфер приемника. Эта передача данных осуществляется при поступлении сигнала разрешения вывода данных. [49]
 |
Структурная схема К. Р580ВВ51А. [50] |
При асинхронном приеме появление на входе приемника напряжения низкого уровня свидетельствует о приходе старт-бита. При этом схема управления и синхронизации определяет конец битов данных, бит контроля, если контроль запрограммирован, и бит останова. Принимаемые биты записываются в регистры приемника и через внутреннюю магистраль передаются в буфер ввода / вывода. При этом на выводе RXRDY Готовность приемника устанавливается сигнал высокого уровня, свидетельствующий о готовности данных к вводу в МП или внешние устройства. [51]
Байты регистра приемника представлены как три 8-битных регистра только для чтения. Эти регистры принимают данные из соответствующих байтов регистра НТХ и выбираются тремя внешними входами адреса ( НА2, НА1 и НАО) при чтении или при выполнении операций ПДП. Корректные данные находятся в регистре приемника только в том случае, если установлен бит RXDF. Host-процессор может программировать бит RREQ для выбора контакта HREQ при установке RXDF. Чтение младшего байта регистра приемника очищает бит RXDF. Сброс не влияет на регистр приемника. [52]
В состав передатчика ( приемника) входят регистр счетчика слов, адресный регистр, регистр состояния. В регистре счетчика слов содержится количество передаваемых ( принимаемых) слов. Регистры передатчика вызываются передающим процессором, а регистры приемника - принимающим. Передатчик не может ввести данные в принимающий процессор по адресам, не определенным приемником. Передача ведется блоками и заканчивается считыванием служебных слов. [53]
 |
Временная диаграмма работы K. P580BB5IA ь режиме синхронного приема. [54] |
В этом режиме работа микросхемы начинается с поиска синхросимволов. Информация принимается по входу RxD на первый регистр приемника и непрерывно сравнивается с содержимым регистра первого синхросимвола. Если содержимое двух регистров не одинаково, то регистр приемника принимает следующий бит информации и сравнение повторяется. Когда содержимое сравниваемых регистров становится одинаковым, УСАПП заканчивает поиск и переходит в режим синхронизации. [55]
Используется для передачи данных между DSP и host - процессором. В этот регистр загружаются данные из регистра передатчика host - процессора, если регистр приемника DSP пуст, а регистр передатчика host - процессора полон. Операция передачи устанавливает TXDE и HRDF. Регистр содержит корректные данные только в том случае, если установлен бит HRDF. Чтение регистра сбрасывает HRDF. Сброс не влияет на этот регистр. [56]
Приемник микросхемы КМ1804ВА1 состоит из 4-разрядного регистра, выполненного на D-триггерах типа Защелка, и выходного буфера приемника, имеющего на выходе состояние Выключено. Управление приемом и хранением информации, поступающей в регистр приемника по двунаправленной шине В, осуществляется сигналом EWR Разрешение записи. При высоком уровне сигнала EWR информация, поступившая на шину В, запоминается в регистре приемника и хранится в течение всего времени, пока на выводе EWR присутствует сигнал высокого уровня. Управление выходным буфером приемника осуществляется сигналом EDR Разрешение шины DR. При подаче на вход EDR напряжения высокого уровня выходы DR устанавливаются в состояние Выключено. Передача информации с шин DA и DB на В и с шины В на DR осуществляется с инверсией. [57]
В первом случае прерывания являются внутренними и не требуют использования внешних линий. Если соответствующая маска установлена в HCR, прерывание вызывает установку соответствующих битов в HSR, которые генерируют запрос прерывания в процессор DSP. Ответ на прерывание вызывает переход host - процессора к выполнению соответствующей процедуры обработки прерывания. Возможны три типа прерываний: по заполнению регистра приемника данных, по опустошению регистра передатчика данных и по host - команде. Процедура обработки прерываний должна осуществить чтение или запись в регистр HI, чтобы сбросить флаг прерывания. [58]
Логика чтения-записи включает регистр режима, регистр команд и два регистра синхроимпульсов. Восьмиразрядный регистр режима предназначен для хранения слова выбора режима МС, тогда как регистр команд-для приема команды CI. Встроенный в логику чтения-записи компаратор реализует сравнение слов, хранящихся в регистрах синхроимпульсов и в регистрах приемника. Результат сравнения используется для управления работой БИС. [59]
Байты регистра приемника представлены как три 8-битных регистра только для чтения. Эти регистры принимают данные из соответствующих байтов регистра НТХ и выбираются тремя внешними входами адреса ( НА2, НА1 и НАО) при чтении или при выполнении операций ПДП. Корректные данные находятся в регистре приемника только в том случае, если установлен бит RXDF. Host-процессор может программировать бит RREQ для выбора контакта HREQ при установке RXDF. Чтение младшего байта регистра приемника очищает бит RXDF. Сброс не влияет на регистр приемника. [60]
Страницы: 1 2 3 4