Регистр - хранение
Cтраница 1
Регистры хранения представляют собой, по существу, наборы триггеров с независимыми информационными входами и обычно общим тактовым входом. В качестве регистров подобного рода могут быть использованы без дополнительных элементов многие типы синхронных триггеров. Особенно пригодны микросхемы, содержащие в одном корпусе несколько самостоятельных триггеров, например К155ТМ8, К155ТМ5, К155ТМ7, 564ТМЗ, 555ТМ8 и другие, которые можно рассматривать, как четырехразрядные регистры памяти. [1]
Регистр хранения типа К155ИР15 может служить примером устройства с тремя выходными состояниями. Он состоит ( рис. 12 - 1) из четырех D-триггеров с независимыми информационными входами ( Dl - D4) и общим синхронизирующим входом С. Выходы триггеров Ql - Q4 - прямые. Имеются также два равноценных разрешающих входа Е1 и Е2, вход установки нулей R и два EZ1 и EZ2 для перевода микросхемы в третье состояние. Параллельный ввод информации в триггеры с входов Dl - D4 происходит по фронту 0 1 тактовых импульсов. [2]
 |
Структурная схема преобразователя ПИА-Ю. [3] |
Регистр хранения масштабов 4 предназначен для запоминания поступающих от кнопок установки сигналов хранения и управления другими узлами схемы. При установке одного из масштабов старый масштаб сбрасывается. Сигналом установка нуля все триггеры масштабов устанавливаются в нулевое положение. [4]
Регистр хранения базового адреса BAR и регистр хранения базового числа циклов ПДП WCR хранят базовые значения адреса и числа циклов ПДП, участвуют в автоинициализации. При начальной загрузке контроллера ПДП исходными параметрами происходит одновременная запись в регистры CAR, BAR, CWR и WCR. В процессе выполнения циклов ПДП содержимое BAR и WCR не изменяется. Прочитать состояние этих регистров невозможно. [5]
 |
Регистр хранения. [6] |
Основу регистра хранения составляют одноступенчатые асинхронные - триггеры. [7]
Выходы регистра хранения первого слова связаны со схемами селекции номера радиолокационного поста и типа цели. [8]
Микросхемы представляют собой шестиразрядный регистр хранения. [9]
В соответствии с назначением различают регистры хранения и регистры сдвига. [10]
Микросхемы представляют собой два 4-разрядных регистра хранения. [11]
Регистр хранения базового адреса BAR и регистр хранения базового числа циклов ПДП WCR хранят базовые значения адреса и числа циклов ПДП, участвуют в автоинициализации. При начальной загрузке контроллера ПДП исходными параметрами происходит одновременная запись в регистры CAR, BAR, CWR и WCR. В процессе выполнения циклов ПДП содержимое BAR и WCR не изменяется. Прочитать состояние этих регистров невозможно. [12]
Схема управления и синхронизации состоит из регистра хранения команд, куда записываются команды, управляющие клавиатурной и дисплейной частями микросхемы, и счетчика синхронизации, с помощью которого обеспечивается согласование длительности цикла МП с внутренней синхронизацией микросхемы. [13]
Блок таймера содержит 14-битовый вычитающий счетчик, 16-битовый регистр хранения, схему формирования выходного сигнала и схему управления таймером. Счетчик выполняет основную функцию данного блока, заключающуюся в подсчете импульсов, поступающих извне на вход TIMER IN. Регистр хранения в 14 младших битах содержит коэффициент счета N, который загружается в него при подготовке таймера к работе и задает начальное состояние счетчика. Два старших бита этого регистра составляют регистр режима ( RR), в котором хранится код ТМ2ТМ1 заданного режима работы таймера. Схема формирования обеспечивает форму сигнала TIMER OUT в соответствии с режимом работы таймера. Этот сигнал обязательно изменяет свое значение в момент окончания счета. Схема управления реализует заданный режим работы таймера и, в частности, осуществляет перезагрузку числа N из регистра в счетчик при организации циклической ( непрерывной) работы таймера. [14]
В 12 - м такте кол из регистра хранения переписывается в выходной регистр, после чего формируется сигнал готовности данных. Появление на выходе RAD ( вывод 11) сигнала логического 0 свидетельствует о смене информации в выходном регистре и ее хранении весь следующий цикл преобразования. Считывание информации осуществляется по сигналу логического 0, поданному на вход ERD. При подаче на этот вход сигнал логической 1 информационные выходы АЦП переводятся в третье состояние, в котором шина данных МП не нагружается. [15]
Страницы: 1 2 3 4